llvm/test/CodeGen/ARM/vcvt.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=arm-eabi -mattr=+neon,+fp16 %s -o - | FileCheck %s
   3
   4 define <2 x i32> @vcvt_f32tos32(ptr %A) nounwind {
   5 ; CHECK-LABEL: vcvt_f32tos32:
   6 ; CHECK:       @ %bb.0:
   7 ; CHECK-NEXT:    vldr d16, [r0]
   8 ; CHECK-NEXT:    vcvt.s32.f32 d16, d16
   9 ; CHECK-NEXT:    vmov r0, r1, d16
  10 ; CHECK-NEXT:    mov pc, lr
  11         %tmp1 = load <2 x float>, ptr %A
  12         %tmp2 = fptosi <2 x float> %tmp1 to <2 x i32>
  13         ret <2 x i32> %tmp2
  14 }
  15
  16 define <2 x i32> @vcvt_f32tou32(ptr %A) nounwind {
  17 ; CHECK-LABEL: vcvt_f32tou32:
  18 ; CHECK:       @ %bb.0:
  19 ; CHECK-NEXT:    vldr d16, [r0]
  20 ; CHECK-NEXT:    vcvt.u32.f32 d16, d16
  21 ; CHECK-NEXT:    vmov r0, r1, d16
  22 ; CHECK-NEXT:    mov pc, lr
  23         %tmp1 = load <2 x float>, ptr %A
  24         %tmp2 = fptoui <2 x float> %tmp1 to <2 x i32>
  25         ret <2 x i32> %tmp2
  26 }
  27
  28 define <2 x float> @vcvt_s32tof32(ptr %A) nounwind {
  29 ; CHECK-LABEL: vcvt_s32tof32:
  30 ; CHECK:       @ %bb.0:
  31 ; CHECK-NEXT:    vldr d16, [r0]
  32 ; CHECK-NEXT:    vcvt.f32.s32 d16, d16
  33 ; CHECK-NEXT:    vmov r0, r1, d16
  34 ; CHECK-NEXT:    mov pc, lr
  35         %tmp1 = load <2 x i32>, ptr %A
  36         %tmp2 = sitofp <2 x i32> %tmp1 to <2 x float>
  37         ret <2 x float> %tmp2
  38 }
  39
  40 define <2 x float> @vcvt_u32tof32(ptr %A) nounwind {
  41 ; CHECK-LABEL: vcvt_u32tof32:
  42 ; CHECK:       @ %bb.0:
  43 ; CHECK-NEXT:    vldr d16, [r0]
  44 ; CHECK-NEXT:    vcvt.f32.u32 d16, d16
  45 ; CHECK-NEXT:    vmov r0, r1, d16
  46 ; CHECK-NEXT:    mov pc, lr
  47         %tmp1 = load <2 x i32>, ptr %A
  48         %tmp2 = uitofp <2 x i32> %tmp1 to <2 x float>
  49         ret <2 x float> %tmp2
  50 }
  51
  52 define <4 x i32> @vcvtQ_f32tos32(ptr %A) nounwind {
  53 ; CHECK-LABEL: vcvtQ_f32tos32:
  54 ; CHECK:       @ %bb.0:
  55 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
  56 ; CHECK-NEXT:    vcvt.s32.f32 q8, q8
  57 ; CHECK-NEXT:    vmov r0, r1, d16
  58 ; CHECK-NEXT:    vmov r2, r3, d17
  59 ; CHECK-NEXT:    mov pc, lr
  60         %tmp1 = load <4 x float>, ptr %A
  61         %tmp2 = fptosi <4 x float> %tmp1 to <4 x i32>
  62         ret <4 x i32> %tmp2
  63 }
  64
  65 define <4 x i32> @vcvtQ_f32tou32(ptr %A) nounwind {
  66 ; CHECK-LABEL: vcvtQ_f32tou32:
  67 ; CHECK:       @ %bb.0:
  68 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
  69 ; CHECK-NEXT:    vcvt.u32.f32 q8, q8
  70 ; CHECK-NEXT:    vmov r0, r1, d16
  71 ; CHECK-NEXT:    vmov r2, r3, d17
  72 ; CHECK-NEXT:    mov pc, lr
  73         %tmp1 = load <4 x float>, ptr %A
  74         %tmp2 = fptoui <4 x float> %tmp1 to <4 x i32>
  75         ret <4 x i32> %tmp2
  76 }
  77
  78 define <4 x float> @vcvtQ_s32tof32(ptr %A) nounwind {
  79 ; CHECK-LABEL: vcvtQ_s32tof32:
  80 ; CHECK:       @ %bb.0:
  81 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
  82 ; CHECK-NEXT:    vcvt.f32.s32 q8, q8
  83 ; CHECK-NEXT:    vmov r0, r1, d16
  84 ; CHECK-NEXT:    vmov r2, r3, d17
  85 ; CHECK-NEXT:    mov pc, lr
  86         %tmp1 = load <4 x i32>, ptr %A
  87         %tmp2 = sitofp <4 x i32> %tmp1 to <4 x float>
  88         ret <4 x float> %tmp2
  89 }
  90
  91 define <4 x float> @vcvtQ_u32tof32(ptr %A) nounwind {
  92 ; CHECK-LABEL: vcvtQ_u32tof32:
  93 ; CHECK:       @ %bb.0:
  94 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
  95 ; CHECK-NEXT:    vcvt.f32.u32 q8, q8
  96 ; CHECK-NEXT:    vmov r0, r1, d16
  97 ; CHECK-NEXT:    vmov r2, r3, d17
  98 ; CHECK-NEXT:    mov pc, lr
  99         %tmp1 = load <4 x i32>, ptr %A
 100         %tmp2 = uitofp <4 x i32> %tmp1 to <4 x float>
 101         ret <4 x float> %tmp2
 102 }
 103
 104 define <2 x i32> @vcvt_n_f32tos32(ptr %A) nounwind {
 105 ; CHECK-LABEL: vcvt_n_f32tos32:
 106 ; CHECK:       @ %bb.0:
 107 ; CHECK-NEXT:    vldr d16, [r0]
 108 ; CHECK-NEXT:    vcvt.s32.f32 d16, d16, #1
 109 ; CHECK-NEXT:    vmov r0, r1, d16
 110 ; CHECK-NEXT:    mov pc, lr
 111         %tmp1 = load <2 x float>, ptr %A
 112         %tmp2 = call <2 x i32> @llvm.arm.neon.vcvtfp2fxs.v2i32.v2f32(<2 x float> %tmp1, i32 1)
 113         ret <2 x i32> %tmp2
 114 }
 115
 116 define <2 x i32> @vcvt_n_f32tou32(ptr %A) nounwind {
 117 ; CHECK-LABEL: vcvt_n_f32tou32:
 118 ; CHECK:       @ %bb.0:
 119 ; CHECK-NEXT:    vldr d16, [r0]
 120 ; CHECK-NEXT:    vcvt.u32.f32 d16, d16, #1
 121 ; CHECK-NEXT:    vmov r0, r1, d16
 122 ; CHECK-NEXT:    mov pc, lr
 123         %tmp1 = load <2 x float>, ptr %A
 124         %tmp2 = call <2 x i32> @llvm.arm.neon.vcvtfp2fxu.v2i32.v2f32(<2 x float> %tmp1, i32 1)
 125         ret <2 x i32> %tmp2
 126 }
 127
 128 define <2 x float> @vcvt_n_s32tof32(ptr %A) nounwind {
 129 ; CHECK-LABEL: vcvt_n_s32tof32:
 130 ; CHECK:       @ %bb.0:
 131 ; CHECK-NEXT:    vldr d16, [r0]
 132 ; CHECK-NEXT:    vcvt.f32.s32 d16, d16, #1
 133 ; CHECK-NEXT:    vmov r0, r1, d16
 134 ; CHECK-NEXT:    mov pc, lr
 135         %tmp1 = load <2 x i32>, ptr %A
 136         %tmp2 = call <2 x float> @llvm.arm.neon.vcvtfxs2fp.v2f32.v2i32(<2 x i32> %tmp1, i32 1)
 137         ret <2 x float> %tmp2
 138 }
 139
 140 define <2 x float> @vcvt_n_u32tof32(ptr %A) nounwind {
 141 ; CHECK-LABEL: vcvt_n_u32tof32:
 142 ; CHECK:       @ %bb.0:
 143 ; CHECK-NEXT:    vldr d16, [r0]
 144 ; CHECK-NEXT:    vcvt.f32.u32 d16, d16, #1
 145 ; CHECK-NEXT:    vmov r0, r1, d16
 146 ; CHECK-NEXT:    mov pc, lr
 147         %tmp1 = load <2 x i32>, ptr %A
 148         %tmp2 = call <2 x float> @llvm.arm.neon.vcvtfxu2fp.v2f32.v2i32(<2 x i32> %tmp1, i32 1)
 149         ret <2 x float> %tmp2
 150 }
 151
 152 declare <2 x i32> @llvm.arm.neon.vcvtfp2fxs.v2i32.v2f32(<2 x float>, i32) nounwind readnone
 153 declare <2 x i32> @llvm.arm.neon.vcvtfp2fxu.v2i32.v2f32(<2 x float>, i32) nounwind readnone
 154 declare <2 x float> @llvm.arm.neon.vcvtfxs2fp.v2f32.v2i32(<2 x i32>, i32) nounwind readnone
 155 declare <2 x float> @llvm.arm.neon.vcvtfxu2fp.v2f32.v2i32(<2 x i32>, i32) nounwind readnone
 156
 157 define <4 x i32> @vcvtQ_n_f32tos32(ptr %A) nounwind {
 158 ; CHECK-LABEL: vcvtQ_n_f32tos32:
 159 ; CHECK:       @ %bb.0:
 160 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
 161 ; CHECK-NEXT:    vcvt.s32.f32 q8, q8, #1
 162 ; CHECK-NEXT:    vmov r0, r1, d16
 163 ; CHECK-NEXT:    vmov r2, r3, d17
 164 ; CHECK-NEXT:    mov pc, lr
 165         %tmp1 = load <4 x float>, ptr %A
 166         %tmp2 = call <4 x i32> @llvm.arm.neon.vcvtfp2fxs.v4i32.v4f32(<4 x float> %tmp1, i32 1)
 167         ret <4 x i32> %tmp2
 168 }
 169
 170 define <4 x i32> @vcvtQ_n_f32tou32(ptr %A) nounwind {
 171 ; CHECK-LABEL: vcvtQ_n_f32tou32:
 172 ; CHECK:       @ %bb.0:
 173 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
 174 ; CHECK-NEXT:    vcvt.u32.f32 q8, q8, #1
 175 ; CHECK-NEXT:    vmov r0, r1, d16
 176 ; CHECK-NEXT:    vmov r2, r3, d17
 177 ; CHECK-NEXT:    mov pc, lr
 178         %tmp1 = load <4 x float>, ptr %A
 179         %tmp2 = call <4 x i32> @llvm.arm.neon.vcvtfp2fxu.v4i32.v4f32(<4 x float> %tmp1, i32 1)
 180         ret <4 x i32> %tmp2
 181 }
 182
 183 define <4 x float> @vcvtQ_n_s32tof32(ptr %A) nounwind {
 184 ; CHECK-LABEL: vcvtQ_n_s32tof32:
 185 ; CHECK:       @ %bb.0:
 186 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
 187 ; CHECK-NEXT:    vcvt.f32.s32 q8, q8, #1
 188 ; CHECK-NEXT:    vmov r0, r1, d16
 189 ; CHECK-NEXT:    vmov r2, r3, d17
 190 ; CHECK-NEXT:    mov pc, lr
 191         %tmp1 = load <4 x i32>, ptr %A
 192         %tmp2 = call <4 x float> @llvm.arm.neon.vcvtfxs2fp.v4f32.v4i32(<4 x i32> %tmp1, i32 1)
 193         ret <4 x float> %tmp2
 194 }
 195
 196 define <4 x float> @vcvtQ_n_u32tof32(ptr %A) nounwind {
 197 ; CHECK-LABEL: vcvtQ_n_u32tof32:
 198 ; CHECK:       @ %bb.0:
 199 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
 200 ; CHECK-NEXT:    vcvt.f32.u32 q8, q8, #1
 201 ; CHECK-NEXT:    vmov r0, r1, d16
 202 ; CHECK-NEXT:    vmov r2, r3, d17
 203 ; CHECK-NEXT:    mov pc, lr
 204         %tmp1 = load <4 x i32>, ptr %A
 205         %tmp2 = call <4 x float> @llvm.arm.neon.vcvtfxu2fp.v4f32.v4i32(<4 x i32> %tmp1, i32 1)
 206         ret <4 x float> %tmp2
 207 }
 208
 209 declare <4 x i32> @llvm.arm.neon.vcvtfp2fxs.v4i32.v4f32(<4 x float>, i32) nounwind readnone
 210 declare <4 x i32> @llvm.arm.neon.vcvtfp2fxu.v4i32.v4f32(<4 x float>, i32) nounwind readnone
 211 declare <4 x float> @llvm.arm.neon.vcvtfxs2fp.v4f32.v4i32(<4 x i32>, i32) nounwind readnone
 212 declare <4 x float> @llvm.arm.neon.vcvtfxu2fp.v4f32.v4i32(<4 x i32>, i32) nounwind readnone
 213
 214 define <4 x float> @vcvt_f16tof32(ptr %A) nounwind {
 215 ; CHECK-LABEL: vcvt_f16tof32:
 216 ; CHECK:       @ %bb.0:
 217 ; CHECK-NEXT:    vldr d16, [r0]
 218 ; CHECK-NEXT:    vcvt.f32.f16 q8, d16
 219 ; CHECK-NEXT:    vmov r0, r1, d16
 220 ; CHECK-NEXT:    vmov r2, r3, d17
 221 ; CHECK-NEXT:    mov pc, lr
 222         %tmp1 = load <4 x i16>, ptr %A
 223         %tmp2 = call <4 x float> @llvm.arm.neon.vcvthf2fp(<4 x i16> %tmp1)
 224         ret <4 x float> %tmp2
 225 }
 226
 227 define <4 x i16> @vcvt_f32tof16(ptr %A) nounwind {
 228 ; CHECK-LABEL: vcvt_f32tof16:
 229 ; CHECK:       @ %bb.0:
 230 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r0]
 231 ; CHECK-NEXT:    vcvt.f16.f32 d16, q8
 232 ; CHECK-NEXT:    vmov r0, r1, d16
 233 ; CHECK-NEXT:    mov pc, lr
 234         %tmp1 = load <4 x float>, ptr %A
 235         %tmp2 = call <4 x i16> @llvm.arm.neon.vcvtfp2hf(<4 x float> %tmp1)
 236         ret <4 x i16> %tmp2
 237 }
 238
 239 declare <4 x float> @llvm.arm.neon.vcvthf2fp(<4 x i16>) nounwind readnone
 240 declare <4 x i16> @llvm.arm.neon.vcvtfp2hf(<4 x float>) nounwind readnone
 241
 242
 243 define <4 x i16> @fix_float_to_i16(<4 x float> %in) {
 244 ; CHECK-LABEL: fix_float_to_i16:
 245 ; CHECK:       @ %bb.0:
 246 ; CHECK-NEXT:    vmov d17, r2, r3
 247 ; CHECK-NEXT:    vmov d16, r0, r1
 248 ; CHECK-NEXT:    vcvt.u32.f32 q8, q8, #1
 249 ; CHECK-NEXT:    vmovn.i32 d16, q8
 250 ; CHECK-NEXT:    vmov r0, r1, d16
 251 ; CHECK-NEXT:    mov pc, lr
 252
 253   %scale = fmul <4 x float> %in, <float 2.0, float 2.0, float 2.0, float 2.0>
 254   %conv = fptoui <4 x float> %scale to <4 x i16>
 255   ret <4 x i16> %conv
 256 }
 257
 258 define <2 x i64> @fix_float_to_i64(<2 x float> %in) {
 259 ; CHECK-LABEL: fix_float_to_i64:
 260 ; CHECK:       @ %bb.0:
 261 ; CHECK-NEXT:    .save {r4, r5, r11, lr}
 262 ; CHECK-NEXT:    push {r4, r5, r11, lr}
 263 ; CHECK-NEXT:    .vsave {d8}
 264 ; CHECK-NEXT:    vpush {d8}
 265 ; CHECK-NEXT:    vmov d16, r0, r1
 266 ; CHECK-NEXT:    vadd.f32 d8, d16, d16
 267 ; CHECK-NEXT:    vmov r0, s16
 268 ; CHECK-NEXT:    bl __aeabi_f2ulz
 269 ; CHECK-NEXT:    mov r4, r0
 270 ; CHECK-NEXT:    vmov r0, s17
 271 ; CHECK-NEXT:    mov r5, r1
 272 ; CHECK-NEXT:    bl __aeabi_f2ulz
 273 ; CHECK-NEXT:    mov r2, r0
 274 ; CHECK-NEXT:    mov r3, r1
 275 ; CHECK-NEXT:    mov r0, r4
 276 ; CHECK-NEXT:    mov r1, r5
 277 ; CHECK-NEXT:    vpop {d8}
 278 ; CHECK-NEXT:    pop {r4, r5, r11, lr}
 279 ; CHECK-NEXT:    mov pc, lr
 280
 281   %scale = fmul <2 x float> %in, <float 2.0, float 2.0>
 282   %conv = fptoui <2 x float> %scale to <2 x i64>
 283   ret <2 x i64> %conv
 284 }
 285
 286 define <4 x i16> @fix_double_to_i16(<4 x double> %in) {
 287 ; CHECK-LABEL: fix_double_to_i16:
 288 ; CHECK:       @ %bb.0:
 289 ; CHECK-NEXT:    vmov d18, r0, r1
 290 ; CHECK-NEXT:    mov r12, sp
 291 ; CHECK-NEXT:    vld1.64 {d16, d17}, [r12]
 292 ; CHECK-NEXT:    vmov d19, r2, r3
 293 ; CHECK-NEXT:    vadd.f64 d18, d18, d18
 294 ; CHECK-NEXT:    vcvt.s32.f64 s0, d18
 295 ; CHECK-NEXT:    vmov r0, s0
 296 ; CHECK-NEXT:    vadd.f64 d20, d16, d16
 297 ; CHECK-NEXT:    vadd.f64 d16, d17, d17
 298 ; CHECK-NEXT:    vcvt.s32.f64 s2, d20
 299 ; CHECK-NEXT:    vcvt.s32.f64 s6, d16
 300 ; CHECK-NEXT:    vmov.32 d16[0], r0
 301 ; CHECK-NEXT:    vmov r0, s2
 302 ; CHECK-NEXT:    vadd.f64 d19, d19, d19
 303 ; CHECK-NEXT:    vcvt.s32.f64 s4, d19
 304 ; CHECK-NEXT:    vmov.32 d17[0], r0
 305 ; CHECK-NEXT:    vmov r0, s4
 306 ; CHECK-NEXT:    vmov.32 d16[1], r0
 307 ; CHECK-NEXT:    vmov r0, s6
 308 ; CHECK-NEXT:    vmov.32 d17[1], r0
 309 ; CHECK-NEXT:    vuzp.16 d16, d17
 310 ; CHECK-NEXT:    vmov r0, r1, d16
 311 ; CHECK-NEXT:    mov pc, lr
 312
 313   %scale = fmul <4 x double> %in, <double 2.0, double 2.0, double 2.0, double 2.0>
 314   %conv = fptoui <4 x double> %scale to <4 x i16>
 315   ret <4 x i16> %conv
 316 }
 317
 318 define <2 x i64> @fix_double_to_i64(<2 x double> %in) {
 319 ; CHECK-LABEL: fix_double_to_i64:
 320 ; CHECK:       @ %bb.0:
 321 ; CHECK-NEXT:    .save {r4, r5, r11, lr}
 322 ; CHECK-NEXT:    push {r4, r5, r11, lr}
 323 ; CHECK-NEXT:    .vsave {d8}
 324 ; CHECK-NEXT:    vpush {d8}
 325 ; CHECK-NEXT:    vmov d16, r0, r1
 326 ; CHECK-NEXT:    vadd.f64 d16, d16, d16
 327 ; CHECK-NEXT:    vmov r0, r1, d16
 328 ; CHECK-NEXT:    vmov d16, r2, r3
 329 ; CHECK-NEXT:    vadd.f64 d8, d16, d16
 330 ; CHECK-NEXT:    bl __aeabi_d2ulz
 331 ; CHECK-NEXT:    mov r4, r0
 332 ; CHECK-NEXT:    mov r5, r1
 333 ; CHECK-NEXT:    vmov r0, r1, d8
 334 ; CHECK-NEXT:    bl __aeabi_d2ulz
 335 ; CHECK-NEXT:    mov r2, r0
 336 ; CHECK-NEXT:    mov r3, r1
 337 ; CHECK-NEXT:    mov r0, r4
 338 ; CHECK-NEXT:    mov r1, r5
 339 ; CHECK-NEXT:    vpop {d8}
 340 ; CHECK-NEXT:    pop {r4, r5, r11, lr}
 341 ; CHECK-NEXT:    mov pc, lr
 342   %scale = fmul <2 x double> %in, <double 2.0, double 2.0>
 343   %conv = fptoui <2 x double> %scale to <2 x i64>
 344   ret <2 x i64> %conv
 345 }
 346
 347 define i32 @multi_sint(double %c, ptr nocapture %p, ptr nocapture %q) {
 348 ; CHECK-LABEL: multi_sint:
 349 ; CHECK:       @ %bb.0:
 350 ; CHECK-NEXT:    vmov d16, r0, r1
 351 ; CHECK-NEXT:    vcvt.s32.f64 s0, d16
 352 ; CHECK-NEXT:    vmov r0, s0
 353 ; CHECK-NEXT:    vstr s0, [r2]
 354 ; CHECK-NEXT:    vstr s0, [r3]
 355 ; CHECK-NEXT:    mov pc, lr
 356   %conv = fptosi double %c to i32
 357   store i32 %conv, ptr %p, align 4
 358   store i32 %conv, ptr %q, align 4
 359   ret i32 %conv
 360 }
 361
 362 define i32 @multi_uint(double %c, ptr nocapture %p, ptr nocapture %q) {
 363 ; CHECK-LABEL: multi_uint:
 364 ; CHECK:       @ %bb.0:
 365 ; CHECK-NEXT:    vmov d16, r0, r1
 366 ; CHECK-NEXT:    vcvt.u32.f64 s0, d16
 367 ; CHECK-NEXT:    vmov r0, s0
 368 ; CHECK-NEXT:    vstr s0, [r2]
 369 ; CHECK-NEXT:    vstr s0, [r3]
 370 ; CHECK-NEXT:    mov pc, lr
 371   %conv = fptoui double %c to i32
 372   store i32 %conv, ptr %p, align 4
 373   store i32 %conv, ptr %q, align 4
 374   ret i32 %conv
 375 }
 376
 377 define void @double_to_sint_store(double %c, ptr nocapture %p) {
 378 ; CHECK-LABEL: double_to_sint_store:
 379 ; CHECK:       @ %bb.0:
 380 ; CHECK-NEXT:    vmov d16, r0, r1
 381 ; CHECK-NEXT:    vcvt.s32.f64 s0, d16
 382 ; CHECK-NEXT:    vstr s0, [r2]
 383 ; CHECK-NEXT:    mov pc, lr
 384   %conv = fptosi double %c to i32
 385   store i32 %conv, ptr %p, align 4
 386   ret void
 387 }
 388
 389 define void @double_to_uint_store(double %c, ptr nocapture %p) {
 390 ; CHECK-LABEL: double_to_uint_store:
 391 ; CHECK:       @ %bb.0:
 392 ; CHECK-NEXT:    vmov d16, r0, r1
 393 ; CHECK-NEXT:    vcvt.u32.f64 s0, d16
 394 ; CHECK-NEXT:    vstr s0, [r2]
 395 ; CHECK-NEXT:    mov pc, lr
 396   %conv = fptoui double %c to i32
 397   store i32 %conv, ptr %p, align 4
 398   ret void
 399 }
 400
 401 define void @float_to_sint_store(float %c, ptr nocapture %p) {
 402 ; CHECK-LABEL: float_to_sint_store:
 403 ; CHECK:       @ %bb.0:
 404 ; CHECK-NEXT:    vmov s0, r0
 405 ; CHECK-NEXT:    vcvt.s32.f32 s0, s0
 406 ; CHECK-NEXT:    vstr s0, [r1]
 407 ; CHECK-NEXT:    mov pc, lr
 408   %conv = fptosi float %c to i32
 409   store i32 %conv, ptr %p, align 4
 410   ret void
 411 }
 412
 413 define void @float_to_uint_store(float %c, ptr nocapture %p) {
 414 ; CHECK-LABEL: float_to_uint_store:
 415 ; CHECK:       @ %bb.0:
 416 ; CHECK-NEXT:    vmov s0, r0
 417 ; CHECK-NEXT:    vcvt.u32.f32 s0, s0
 418 ; CHECK-NEXT:    vstr s0, [r1]
 419 ; CHECK-NEXT:    mov pc, lr
 420   %conv = fptoui float %c to i32
 421   store i32 %conv, ptr %p, align 4
 422   ret void
 423 }