llvm/test/CodeGen/Hexagon/sdiv-minsigned.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2 ; REQUIRES: asserts
   3
   4 ; This checks for a bug in the DAG combiner where a SETCC was created with
   5 ; an illegal return type. Make sure it compiles successfully.
   6 ; CHECK: r0 = cmp.eq(r0,##-2147483648)
   7
   8 define i32 @f0(i32 %a0) #0 {
   9 entry:
  10    %v0 = sdiv i32 %a0, -2147483648
  11    ret i32 %v0
  12 }
  13
  14 attributes #0 = { noinline nounwind "target-cpu"="hexagonv60" }