llvm/test/CodeGen/Hexagon/trunc-mpy.ll

   1 ; RUN: llc -march=hexagon -disable-hexagon-peephole < %s  | FileCheck %s
   2
   3 ; Test that we're generating a 32-bit multiply high instead of a 64-bit version,
   4 ; when using the high 32-bits only.
   5
   6 ; CHECK-LABEL: f0:
   7 ; CHECK-NOT:  r{{[0-9]+}}:{{[0-9]+}} = mpy(
   8 define void @f0(ptr nocapture readonly %a0, ptr nocapture %a1) #0 {
   9 b0:
  10   %v0 = getelementptr i32, ptr %a1, i32 448
  11   br label %b1
  12
  13 b1:                                               ; preds = %b1, %b0
  14   br i1 undef, label %b2, label %b1
  15
  16 b2:                                               ; preds = %b1
  17   %v1 = getelementptr inbounds i32, ptr %a0, i32 64
  18   %v2 = load i32, ptr %a0, align 4
  19   %v3 = getelementptr inbounds i32, ptr %a0, i32 2
  20   %v4 = load i32, ptr %v1, align 4
  21   %v5 = sext i32 %v2 to i64
  22   %v6 = sext i32 %v4 to i64
  23   %v7 = mul nsw i64 %v6, %v5
  24   %v8 = lshr i64 %v7, 32
  25   %v9 = trunc i64 %v8 to i32
  26   %v10 = sub nsw i32 0, %v9
  27   %v11 = getelementptr inbounds i32, ptr %v0, i32 1
  28   store i32 %v10, ptr %v1, align 4
  29   ret void
  30 }
  31
  32 ; Similar to above, but using the operands of the multiply are expressions.
  33
  34 ; CHECK-LABEL: f1:
  35 ; CHECK: r{{[0-9]+}} = mpy(
  36 define void @f1(i32 %a0, i32 %a1, ptr nocapture readonly %a2, ptr nocapture %a3) #0 {
  37 b0:
  38   %v0 = getelementptr i32, ptr %a3, i32 448
  39   br label %b1
  40
  41 b1:                                               ; preds = %b1, %b0
  42   br i1 undef, label %b2, label %b1
  43
  44 b2:                                               ; preds = %b1
  45   %v1 = getelementptr inbounds i32, ptr %a2, i32 64
  46   %v2 = sext i32 %a0 to i64
  47   %v3 = sext i32 %a1 to i64
  48   %v4 = mul nsw i64 %v3, %v2
  49   %v5 = lshr i64 %v4, 32
  50   %v6 = trunc i64 %v5 to i32
  51   %v7 = sub nsw i32 0, %v6
  52   %v8 = getelementptr inbounds i32, ptr %v0, i32 1
  53   store i32 %v7, ptr %v1, align 4
  54   ret void
  55 }
  56
  57 ; Check that the transform occurs when the loads can be post-incremented.
  58
  59 ; CHECK-LABEL: f2:
  60 ; CHECK: r{{[0-9]+}} = mpy(
  61 define void @f2(ptr nocapture readonly %a0, ptr nocapture %a1) #0 {
  62 b0:
  63   %v0 = getelementptr i32, ptr %a1, i32 448
  64   br label %b1
  65
  66 b1:                                               ; preds = %b0
  67   %v1 = getelementptr inbounds i32, ptr %a0, i32 64
  68   br label %b2
  69
  70 b2:                                               ; preds = %b2, %b1
  71   %v2 = phi ptr [ %v0, %b1 ], [ %v14, %b2 ]
  72   %v3 = phi ptr [ %v1, %b1 ], [ undef, %b2 ]
  73   %v4 = phi ptr [ null, %b1 ], [ %v6, %b2 ]
  74   %v5 = load i32, ptr %v4, align 4
  75   %v6 = getelementptr inbounds i32, ptr %v4, i32 2
  76   %v7 = load i32, ptr %v3, align 4
  77   %v8 = sext i32 %v5 to i64
  78   %v9 = sext i32 %v7 to i64
  79   %v10 = mul nsw i64 %v9, %v8
  80   %v11 = lshr i64 %v10, 32
  81   %v12 = trunc i64 %v11 to i32
  82   %v13 = sub nsw i32 0, %v12
  83   %v14 = getelementptr inbounds i32, ptr %v2, i32 1
  84   store i32 %v13, ptr %v2, align 4
  85   br label %b2
  86 }
  87
  88 attributes #0 = { nounwind "target-cpu"="hexagonv55" }