Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / CodeGen / LoongArch / lasx / intrinsic-ext2xv.ll
blob48721b52af00913533887e382b3702cce55e3953
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx < %s | FileCheck %s
4 declare <16 x i16> @llvm.loongarch.lasx.vext2xv.h.b(<32 x i8>)
6 define <16 x i16> @lasx_vext2xv_h_b(<32 x i8> %va) nounwind {
7 ; CHECK-LABEL: lasx_vext2xv_h_b:
8 ; CHECK:       # %bb.0: # %entry
9 ; CHECK-NEXT:    vext2xv.h.b $xr0, $xr0
10 ; CHECK-NEXT:    ret
11 entry:
12   %res = call <16 x i16> @llvm.loongarch.lasx.vext2xv.h.b(<32 x i8> %va)
13   ret <16 x i16> %res
16 declare <8 x i32> @llvm.loongarch.lasx.vext2xv.w.b(<32 x i8>)
18 define <8 x i32> @lasx_vext2xv_w_b(<32 x i8> %va) nounwind {
19 ; CHECK-LABEL: lasx_vext2xv_w_b:
20 ; CHECK:       # %bb.0: # %entry
21 ; CHECK-NEXT:    vext2xv.w.b $xr0, $xr0
22 ; CHECK-NEXT:    ret
23 entry:
24   %res = call <8 x i32> @llvm.loongarch.lasx.vext2xv.w.b(<32 x i8> %va)
25   ret <8 x i32> %res
28 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.d.b(<32 x i8>)
30 define <4 x i64> @lasx_vext2xv_d_b(<32 x i8> %va) nounwind {
31 ; CHECK-LABEL: lasx_vext2xv_d_b:
32 ; CHECK:       # %bb.0: # %entry
33 ; CHECK-NEXT:    vext2xv.d.b $xr0, $xr0
34 ; CHECK-NEXT:    ret
35 entry:
36   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.d.b(<32 x i8> %va)
37   ret <4 x i64> %res
40 declare <8 x i32> @llvm.loongarch.lasx.vext2xv.w.h(<16 x i16>)
42 define <8 x i32> @lasx_vext2xv_w_h(<16 x i16> %va) nounwind {
43 ; CHECK-LABEL: lasx_vext2xv_w_h:
44 ; CHECK:       # %bb.0: # %entry
45 ; CHECK-NEXT:    vext2xv.w.h $xr0, $xr0
46 ; CHECK-NEXT:    ret
47 entry:
48   %res = call <8 x i32> @llvm.loongarch.lasx.vext2xv.w.h(<16 x i16> %va)
49   ret <8 x i32> %res
52 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.d.h(<16 x i16>)
54 define <4 x i64> @lasx_vext2xv_d_h(<16 x i16> %va) nounwind {
55 ; CHECK-LABEL: lasx_vext2xv_d_h:
56 ; CHECK:       # %bb.0: # %entry
57 ; CHECK-NEXT:    vext2xv.d.h $xr0, $xr0
58 ; CHECK-NEXT:    ret
59 entry:
60   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.d.h(<16 x i16> %va)
61   ret <4 x i64> %res
64 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.d.w(<8 x i32>)
66 define <4 x i64> @lasx_vext2xv_d_w(<8 x i32> %va) nounwind {
67 ; CHECK-LABEL: lasx_vext2xv_d_w:
68 ; CHECK:       # %bb.0: # %entry
69 ; CHECK-NEXT:    vext2xv.d.w $xr0, $xr0
70 ; CHECK-NEXT:    ret
71 entry:
72   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.d.w(<8 x i32> %va)
73   ret <4 x i64> %res
76 declare <16 x i16> @llvm.loongarch.lasx.vext2xv.hu.bu(<32 x i8>)
78 define <16 x i16> @lasx_vext2xv_hu_bu(<32 x i8> %va) nounwind {
79 ; CHECK-LABEL: lasx_vext2xv_hu_bu:
80 ; CHECK:       # %bb.0: # %entry
81 ; CHECK-NEXT:    vext2xv.hu.bu $xr0, $xr0
82 ; CHECK-NEXT:    ret
83 entry:
84   %res = call <16 x i16> @llvm.loongarch.lasx.vext2xv.hu.bu(<32 x i8> %va)
85   ret <16 x i16> %res
88 declare <8 x i32> @llvm.loongarch.lasx.vext2xv.wu.bu(<32 x i8>)
90 define <8 x i32> @lasx_vext2xv_wu_bu(<32 x i8> %va) nounwind {
91 ; CHECK-LABEL: lasx_vext2xv_wu_bu:
92 ; CHECK:       # %bb.0: # %entry
93 ; CHECK-NEXT:    vext2xv.wu.bu $xr0, $xr0
94 ; CHECK-NEXT:    ret
95 entry:
96   %res = call <8 x i32> @llvm.loongarch.lasx.vext2xv.wu.bu(<32 x i8> %va)
97   ret <8 x i32> %res
100 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.du.bu(<32 x i8>)
102 define <4 x i64> @lasx_vext2xv_du_bu(<32 x i8> %va) nounwind {
103 ; CHECK-LABEL: lasx_vext2xv_du_bu:
104 ; CHECK:       # %bb.0: # %entry
105 ; CHECK-NEXT:    vext2xv.du.bu $xr0, $xr0
106 ; CHECK-NEXT:    ret
107 entry:
108   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.du.bu(<32 x i8> %va)
109   ret <4 x i64> %res
112 declare <8 x i32> @llvm.loongarch.lasx.vext2xv.wu.hu(<16 x i16>)
114 define <8 x i32> @lasx_vext2xv_wu_hu(<16 x i16> %va) nounwind {
115 ; CHECK-LABEL: lasx_vext2xv_wu_hu:
116 ; CHECK:       # %bb.0: # %entry
117 ; CHECK-NEXT:    vext2xv.wu.hu $xr0, $xr0
118 ; CHECK-NEXT:    ret
119 entry:
120   %res = call <8 x i32> @llvm.loongarch.lasx.vext2xv.wu.hu(<16 x i16> %va)
121   ret <8 x i32> %res
124 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.du.hu(<16 x i16>)
126 define <4 x i64> @lasx_vext2xv_du_hu(<16 x i16> %va) nounwind {
127 ; CHECK-LABEL: lasx_vext2xv_du_hu:
128 ; CHECK:       # %bb.0: # %entry
129 ; CHECK-NEXT:    vext2xv.du.hu $xr0, $xr0
130 ; CHECK-NEXT:    ret
131 entry:
132   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.du.hu(<16 x i16> %va)
133   ret <4 x i64> %res
136 declare <4 x i64> @llvm.loongarch.lasx.vext2xv.du.wu(<8 x i32>)
138 define <4 x i64> @lasx_vext2xv_du_wu(<8 x i32> %va) nounwind {
139 ; CHECK-LABEL: lasx_vext2xv_du_wu:
140 ; CHECK:       # %bb.0: # %entry
141 ; CHECK-NEXT:    vext2xv.du.wu $xr0, $xr0
142 ; CHECK-NEXT:    ret
143 entry:
144   %res = call <4 x i64> @llvm.loongarch.lasx.vext2xv.du.wu(<8 x i32> %va)
145   ret <4 x i64> %res