llvm/test/CodeGen/LoongArch/lasx/intrinsic-hsubw.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx < %s | FileCheck %s
   3
   4 declare <16 x i16> @llvm.loongarch.lasx.xvhsubw.h.b(<32 x i8>, <32 x i8>)
   5
   6 define <16 x i16> @lasx_xvhsubw_h_b(<32 x i8> %va, <32 x i8> %vb) nounwind {
   7 ; CHECK-LABEL: lasx_xvhsubw_h_b:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    xvhsubw.h.b $xr0, $xr0, $xr1
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <16 x i16> @llvm.loongarch.lasx.xvhsubw.h.b(<32 x i8> %va, <32 x i8> %vb)
  13   ret <16 x i16> %res
  14 }
  15
  16 declare <8 x i32> @llvm.loongarch.lasx.xvhsubw.w.h(<16 x i16>, <16 x i16>)
  17
  18 define <8 x i32> @lasx_xvhsubw_w_h(<16 x i16> %va, <16 x i16> %vb) nounwind {
  19 ; CHECK-LABEL: lasx_xvhsubw_w_h:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    xvhsubw.w.h $xr0, $xr0, $xr1
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <8 x i32> @llvm.loongarch.lasx.xvhsubw.w.h(<16 x i16> %va, <16 x i16> %vb)
  25   ret <8 x i32> %res
  26 }
  27
  28 declare <4 x i64> @llvm.loongarch.lasx.xvhsubw.d.w(<8 x i32>, <8 x i32>)
  29
  30 define <4 x i64> @lasx_xvhsubw_d_w(<8 x i32> %va, <8 x i32> %vb) nounwind {
  31 ; CHECK-LABEL: lasx_xvhsubw_d_w:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    xvhsubw.d.w $xr0, $xr0, $xr1
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <4 x i64> @llvm.loongarch.lasx.xvhsubw.d.w(<8 x i32> %va, <8 x i32> %vb)
  37   ret <4 x i64> %res
  38 }
  39
  40 declare <4 x i64> @llvm.loongarch.lasx.xvhsubw.q.d(<4 x i64>, <4 x i64>)
  41
  42 define <4 x i64> @lasx_xvhsubw_q_d(<4 x i64> %va, <4 x i64> %vb) nounwind {
  43 ; CHECK-LABEL: lasx_xvhsubw_q_d:
  44 ; CHECK:       # %bb.0: # %entry
  45 ; CHECK-NEXT:    xvhsubw.q.d $xr0, $xr0, $xr1
  46 ; CHECK-NEXT:    ret
  47 entry:
  48   %res = call <4 x i64> @llvm.loongarch.lasx.xvhsubw.q.d(<4 x i64> %va, <4 x i64> %vb)
  49   ret <4 x i64> %res
  50 }
  51
  52 declare <16 x i16> @llvm.loongarch.lasx.xvhsubw.hu.bu(<32 x i8>, <32 x i8>)
  53
  54 define <16 x i16> @lasx_xvhsubw_hu_bu(<32 x i8> %va, <32 x i8> %vb) nounwind {
  55 ; CHECK-LABEL: lasx_xvhsubw_hu_bu:
  56 ; CHECK:       # %bb.0: # %entry
  57 ; CHECK-NEXT:    xvhsubw.hu.bu $xr0, $xr0, $xr1
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %res = call <16 x i16> @llvm.loongarch.lasx.xvhsubw.hu.bu(<32 x i8> %va, <32 x i8> %vb)
  61   ret <16 x i16> %res
  62 }
  63
  64 declare <8 x i32> @llvm.loongarch.lasx.xvhsubw.wu.hu(<16 x i16>, <16 x i16>)
  65
  66 define <8 x i32> @lasx_xvhsubw_wu_hu(<16 x i16> %va, <16 x i16> %vb) nounwind {
  67 ; CHECK-LABEL: lasx_xvhsubw_wu_hu:
  68 ; CHECK:       # %bb.0: # %entry
  69 ; CHECK-NEXT:    xvhsubw.wu.hu $xr0, $xr0, $xr1
  70 ; CHECK-NEXT:    ret
  71 entry:
  72   %res = call <8 x i32> @llvm.loongarch.lasx.xvhsubw.wu.hu(<16 x i16> %va, <16 x i16> %vb)
  73   ret <8 x i32> %res
  74 }
  75
  76 declare <4 x i64> @llvm.loongarch.lasx.xvhsubw.du.wu(<8 x i32>, <8 x i32>)
  77
  78 define <4 x i64> @lasx_xvhsubw_du_wu(<8 x i32> %va, <8 x i32> %vb) nounwind {
  79 ; CHECK-LABEL: lasx_xvhsubw_du_wu:
  80 ; CHECK:       # %bb.0: # %entry
  81 ; CHECK-NEXT:    xvhsubw.du.wu $xr0, $xr0, $xr1
  82 ; CHECK-NEXT:    ret
  83 entry:
  84   %res = call <4 x i64> @llvm.loongarch.lasx.xvhsubw.du.wu(<8 x i32> %va, <8 x i32> %vb)
  85   ret <4 x i64> %res
  86 }
  87
  88 declare <4 x i64> @llvm.loongarch.lasx.xvhsubw.qu.du(<4 x i64>, <4 x i64>)
  89
  90 define <4 x i64> @lasx_xvhsubw_qu_du(<4 x i64> %va, <4 x i64> %vb) nounwind {
  91 ; CHECK-LABEL: lasx_xvhsubw_qu_du:
  92 ; CHECK:       # %bb.0: # %entry
  93 ; CHECK-NEXT:    xvhsubw.qu.du $xr0, $xr0, $xr1
  94 ; CHECK-NEXT:    ret
  95 entry:
  96   %res = call <4 x i64> @llvm.loongarch.lasx.xvhsubw.qu.du(<4 x i64> %va, <4 x i64> %vb)
  97   ret <4 x i64> %res
  98 }