llvm/test/CodeGen/LoongArch/lasx/intrinsic-subw.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx < %s | FileCheck %s
   3
   4 declare <16 x i16> @llvm.loongarch.lasx.xvsubwev.h.b(<32 x i8>, <32 x i8>)
   5
   6 define <16 x i16> @lasx_xvsubwev_h_b(<32 x i8> %va, <32 x i8> %vb) nounwind {
   7 ; CHECK-LABEL: lasx_xvsubwev_h_b:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    xvsubwev.h.b $xr0, $xr0, $xr1
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <16 x i16> @llvm.loongarch.lasx.xvsubwev.h.b(<32 x i8> %va, <32 x i8> %vb)
  13   ret <16 x i16> %res
  14 }
  15
  16 declare <8 x i32> @llvm.loongarch.lasx.xvsubwev.w.h(<16 x i16>, <16 x i16>)
  17
  18 define <8 x i32> @lasx_xvsubwev_w_h(<16 x i16> %va, <16 x i16> %vb) nounwind {
  19 ; CHECK-LABEL: lasx_xvsubwev_w_h:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    xvsubwev.w.h $xr0, $xr0, $xr1
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <8 x i32> @llvm.loongarch.lasx.xvsubwev.w.h(<16 x i16> %va, <16 x i16> %vb)
  25   ret <8 x i32> %res
  26 }
  27
  28 declare <4 x i64> @llvm.loongarch.lasx.xvsubwev.d.w(<8 x i32>, <8 x i32>)
  29
  30 define <4 x i64> @lasx_xvsubwev_d_w(<8 x i32> %va, <8 x i32> %vb) nounwind {
  31 ; CHECK-LABEL: lasx_xvsubwev_d_w:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    xvsubwev.d.w $xr0, $xr0, $xr1
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwev.d.w(<8 x i32> %va, <8 x i32> %vb)
  37   ret <4 x i64> %res
  38 }
  39
  40 declare <4 x i64> @llvm.loongarch.lasx.xvsubwev.q.d(<4 x i64>, <4 x i64>)
  41
  42 define <4 x i64> @lasx_xvsubwev_q_d(<4 x i64> %va, <4 x i64> %vb) nounwind {
  43 ; CHECK-LABEL: lasx_xvsubwev_q_d:
  44 ; CHECK:       # %bb.0: # %entry
  45 ; CHECK-NEXT:    xvsubwev.q.d $xr0, $xr0, $xr1
  46 ; CHECK-NEXT:    ret
  47 entry:
  48   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwev.q.d(<4 x i64> %va, <4 x i64> %vb)
  49   ret <4 x i64> %res
  50 }
  51
  52 declare <16 x i16> @llvm.loongarch.lasx.xvsubwev.h.bu(<32 x i8>, <32 x i8>)
  53
  54 define <16 x i16> @lasx_xvsubwev_h_bu(<32 x i8> %va, <32 x i8> %vb) nounwind {
  55 ; CHECK-LABEL: lasx_xvsubwev_h_bu:
  56 ; CHECK:       # %bb.0: # %entry
  57 ; CHECK-NEXT:    xvsubwev.h.bu $xr0, $xr0, $xr1
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %res = call <16 x i16> @llvm.loongarch.lasx.xvsubwev.h.bu(<32 x i8> %va, <32 x i8> %vb)
  61   ret <16 x i16> %res
  62 }
  63
  64 declare <8 x i32> @llvm.loongarch.lasx.xvsubwev.w.hu(<16 x i16>, <16 x i16>)
  65
  66 define <8 x i32> @lasx_xvsubwev_w_hu(<16 x i16> %va, <16 x i16> %vb) nounwind {
  67 ; CHECK-LABEL: lasx_xvsubwev_w_hu:
  68 ; CHECK:       # %bb.0: # %entry
  69 ; CHECK-NEXT:    xvsubwev.w.hu $xr0, $xr0, $xr1
  70 ; CHECK-NEXT:    ret
  71 entry:
  72   %res = call <8 x i32> @llvm.loongarch.lasx.xvsubwev.w.hu(<16 x i16> %va, <16 x i16> %vb)
  73   ret <8 x i32> %res
  74 }
  75
  76 declare <4 x i64> @llvm.loongarch.lasx.xvsubwev.d.wu(<8 x i32>, <8 x i32>)
  77
  78 define <4 x i64> @lasx_xvsubwev_d_wu(<8 x i32> %va, <8 x i32> %vb) nounwind {
  79 ; CHECK-LABEL: lasx_xvsubwev_d_wu:
  80 ; CHECK:       # %bb.0: # %entry
  81 ; CHECK-NEXT:    xvsubwev.d.wu $xr0, $xr0, $xr1
  82 ; CHECK-NEXT:    ret
  83 entry:
  84   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwev.d.wu(<8 x i32> %va, <8 x i32> %vb)
  85   ret <4 x i64> %res
  86 }
  87
  88 declare <4 x i64> @llvm.loongarch.lasx.xvsubwev.q.du(<4 x i64>, <4 x i64>)
  89
  90 define <4 x i64> @lasx_xvsubwev_q_du(<4 x i64> %va, <4 x i64> %vb) nounwind {
  91 ; CHECK-LABEL: lasx_xvsubwev_q_du:
  92 ; CHECK:       # %bb.0: # %entry
  93 ; CHECK-NEXT:    xvsubwev.q.du $xr0, $xr0, $xr1
  94 ; CHECK-NEXT:    ret
  95 entry:
  96   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwev.q.du(<4 x i64> %va, <4 x i64> %vb)
  97   ret <4 x i64> %res
  98 }
  99
 100 declare <16 x i16> @llvm.loongarch.lasx.xvsubwod.h.b(<32 x i8>, <32 x i8>)
 101
 102 define <16 x i16> @lasx_xvsubwod_h_b(<32 x i8> %va, <32 x i8> %vb) nounwind {
 103 ; CHECK-LABEL: lasx_xvsubwod_h_b:
 104 ; CHECK:       # %bb.0: # %entry
 105 ; CHECK-NEXT:    xvsubwod.h.b $xr0, $xr0, $xr1
 106 ; CHECK-NEXT:    ret
 107 entry:
 108   %res = call <16 x i16> @llvm.loongarch.lasx.xvsubwod.h.b(<32 x i8> %va, <32 x i8> %vb)
 109   ret <16 x i16> %res
 110 }
 111
 112 declare <8 x i32> @llvm.loongarch.lasx.xvsubwod.w.h(<16 x i16>, <16 x i16>)
 113
 114 define <8 x i32> @lasx_xvsubwod_w_h(<16 x i16> %va, <16 x i16> %vb) nounwind {
 115 ; CHECK-LABEL: lasx_xvsubwod_w_h:
 116 ; CHECK:       # %bb.0: # %entry
 117 ; CHECK-NEXT:    xvsubwod.w.h $xr0, $xr0, $xr1
 118 ; CHECK-NEXT:    ret
 119 entry:
 120   %res = call <8 x i32> @llvm.loongarch.lasx.xvsubwod.w.h(<16 x i16> %va, <16 x i16> %vb)
 121   ret <8 x i32> %res
 122 }
 123
 124 declare <4 x i64> @llvm.loongarch.lasx.xvsubwod.d.w(<8 x i32>, <8 x i32>)
 125
 126 define <4 x i64> @lasx_xvsubwod_d_w(<8 x i32> %va, <8 x i32> %vb) nounwind {
 127 ; CHECK-LABEL: lasx_xvsubwod_d_w:
 128 ; CHECK:       # %bb.0: # %entry
 129 ; CHECK-NEXT:    xvsubwod.d.w $xr0, $xr0, $xr1
 130 ; CHECK-NEXT:    ret
 131 entry:
 132   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwod.d.w(<8 x i32> %va, <8 x i32> %vb)
 133   ret <4 x i64> %res
 134 }
 135
 136 declare <4 x i64> @llvm.loongarch.lasx.xvsubwod.q.d(<4 x i64>, <4 x i64>)
 137
 138 define <4 x i64> @lasx_xvsubwod_q_d(<4 x i64> %va, <4 x i64> %vb) nounwind {
 139 ; CHECK-LABEL: lasx_xvsubwod_q_d:
 140 ; CHECK:       # %bb.0: # %entry
 141 ; CHECK-NEXT:    xvsubwod.q.d $xr0, $xr0, $xr1
 142 ; CHECK-NEXT:    ret
 143 entry:
 144   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwod.q.d(<4 x i64> %va, <4 x i64> %vb)
 145   ret <4 x i64> %res
 146 }
 147
 148 declare <16 x i16> @llvm.loongarch.lasx.xvsubwod.h.bu(<32 x i8>, <32 x i8>)
 149
 150 define <16 x i16> @lasx_xvsubwod_h_bu(<32 x i8> %va, <32 x i8> %vb) nounwind {
 151 ; CHECK-LABEL: lasx_xvsubwod_h_bu:
 152 ; CHECK:       # %bb.0: # %entry
 153 ; CHECK-NEXT:    xvsubwod.h.bu $xr0, $xr0, $xr1
 154 ; CHECK-NEXT:    ret
 155 entry:
 156   %res = call <16 x i16> @llvm.loongarch.lasx.xvsubwod.h.bu(<32 x i8> %va, <32 x i8> %vb)
 157   ret <16 x i16> %res
 158 }
 159
 160 declare <8 x i32> @llvm.loongarch.lasx.xvsubwod.w.hu(<16 x i16>, <16 x i16>)
 161
 162 define <8 x i32> @lasx_xvsubwod_w_hu(<16 x i16> %va, <16 x i16> %vb) nounwind {
 163 ; CHECK-LABEL: lasx_xvsubwod_w_hu:
 164 ; CHECK:       # %bb.0: # %entry
 165 ; CHECK-NEXT:    xvsubwod.w.hu $xr0, $xr0, $xr1
 166 ; CHECK-NEXT:    ret
 167 entry:
 168   %res = call <8 x i32> @llvm.loongarch.lasx.xvsubwod.w.hu(<16 x i16> %va, <16 x i16> %vb)
 169   ret <8 x i32> %res
 170 }
 171
 172 declare <4 x i64> @llvm.loongarch.lasx.xvsubwod.d.wu(<8 x i32>, <8 x i32>)
 173
 174 define <4 x i64> @lasx_xvsubwod_d_wu(<8 x i32> %va, <8 x i32> %vb) nounwind {
 175 ; CHECK-LABEL: lasx_xvsubwod_d_wu:
 176 ; CHECK:       # %bb.0: # %entry
 177 ; CHECK-NEXT:    xvsubwod.d.wu $xr0, $xr0, $xr1
 178 ; CHECK-NEXT:    ret
 179 entry:
 180   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwod.d.wu(<8 x i32> %va, <8 x i32> %vb)
 181   ret <4 x i64> %res
 182 }
 183
 184 declare <4 x i64> @llvm.loongarch.lasx.xvsubwod.q.du(<4 x i64>, <4 x i64>)
 185
 186 define <4 x i64> @lasx_xvsubwod_q_du(<4 x i64> %va, <4 x i64> %vb) nounwind {
 187 ; CHECK-LABEL: lasx_xvsubwod_q_du:
 188 ; CHECK:       # %bb.0: # %entry
 189 ; CHECK-NEXT:    xvsubwod.q.du $xr0, $xr0, $xr1
 190 ; CHECK-NEXT:    ret
 191 entry:
 192   %res = call <4 x i64> @llvm.loongarch.lasx.xvsubwod.q.du(<4 x i64> %va, <4 x i64> %vb)
 193   ret <4 x i64> %res
 194 }