llvm/test/CodeGen/LoongArch/lasx/ir-instruction/shuffle-as-xvrepl128vei.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx %s -o - | FileCheck %s
   3
   4 ;; xvrepl128vei.b
   5 define <32 x i8> @shufflevector_v32i8(<32 x i8> %a, <32 x i8> %b) {
   6 ; CHECK-LABEL: shufflevector_v32i8:
   7 ; CHECK:       # %bb.0:
   8 ; CHECK-NEXT:    xvrepl128vei.b $xr0, $xr0, 1
   9 ; CHECK-NEXT:    ret
  10     %c = shufflevector <32 x i8> %a, <32 x i8> %b, <32 x i32> <i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1, i32 1,
  11                                                                i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17, i32 17>
  12     ret <32 x i8> %c
  13 }
  14
  15 ;; xvrepl128vei.h
  16 define <16 x i16> @shufflevector_v16i16(<16 x i16> %a, <16 x i16> %b) {
  17 ; CHECK-LABEL: shufflevector_v16i16:
  18 ; CHECK:       # %bb.0:
  19 ; CHECK-NEXT:    xvrepl128vei.h $xr0, $xr0, 3
  20 ; CHECK-NEXT:    ret
  21     %c = shufflevector <16 x i16> %a, <16 x i16> %b, <16 x i32> <i32 3, i32 3, i32 3, i32 3, i32 3, i32 3, i32 3, i32 3,
  22                                                                  i32 11, i32 11, i32 11, i32 11, i32 11, i32 11, i32 11, i32 11>
  23     ret <16 x i16> %c
  24 }
  25
  26 ;; xvrepl128vei.w
  27 define <8 x i32> @shufflevector_v8i32(<8 x i32> %a, <8 x i32> %b) {
  28 ; CHECK-LABEL: shufflevector_v8i32:
  29 ; CHECK:       # %bb.0:
  30 ; CHECK-NEXT:    xvpermi.d $xr0, $xr0, 78
  31 ; CHECK-NEXT:    xvrepl128vei.w $xr0, $xr0, 3
  32 ; CHECK-NEXT:    ret
  33     %c = shufflevector <8 x i32> %a, <8 x i32> %b, <8 x i32> <i32 7, i32 7, i32 7, i32 7, i32 3, i32 3, i32 3, i32 3>
  34     ret <8 x i32> %c
  35 }
  36
  37 ;; xvrepl128vei.d
  38 define <4 x i64> @shufflevector_v4i64(<4 x i64> %a, <4 x i64> %b) {
  39 ; CHECK-LABEL: shufflevector_v4i64:
  40 ; CHECK:       # %bb.0:
  41 ; CHECK-NEXT:    xvrepl128vei.d $xr0, $xr0, 1
  42 ; CHECK-NEXT:    ret
  43     %c = shufflevector <4 x i64> %a, <4 x i64> %b, <4 x i32> <i32 1, i32 1, i32 3, i32 3>
  44     ret <4 x i64> %c
  45 }
  46
  47 ;; xvrepl128vei.w
  48 define <8 x float> @shufflevector_v8f32(<8 x float> %a, <8 x float> %b) {
  49 ; CHECK-LABEL: shufflevector_v8f32:
  50 ; CHECK:       # %bb.0:
  51 ; CHECK-NEXT:    xvrepl128vei.w $xr0, $xr0, 3
  52 ; CHECK-NEXT:    ret
  53     %c = shufflevector <8 x float> %a, <8 x float> %b, <8 x i32> <i32 3, i32 3, i32 3, i32 3, i32 7, i32 7, i32 7, i32 7>
  54     ret <8 x float> %c
  55 }
  56
  57 ;; xvrepl128vei.d
  58 define <4 x double> @shufflevector_v4f64(<4 x double> %a, <4 x double> %b) {
  59 ; CHECK-LABEL: shufflevector_v4f64:
  60 ; CHECK:       # %bb.0:
  61 ; CHECK-NEXT:    xvrepl128vei.d $xr0, $xr1, 1
  62 ; CHECK-NEXT:    ret
  63     %c = shufflevector <4 x double> %a, <4 x double> %b, <4 x i32> <i32 5, i32 5, i32 7, i32 7>
  64     ret <4 x double> %c
  65 }