llvm/test/CodeGen/LoongArch/lsx/ir-instruction/shuffle-as-vshuf4i.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lsx %s -o - | FileCheck %s
   3
   4 ;; vilvh.b
   5 define <16 x i8> @shufflevector_vshuf4i_v16i8(<16 x i8> %a, <16 x i8> %b) {
   6 ; CHECK-LABEL: shufflevector_vshuf4i_v16i8:
   7 ; CHECK:       # %bb.0:
   8 ; CHECK-NEXT:    vshuf4i.b $vr0, $vr0, 27
   9 ; CHECK-NEXT:    ret
  10     %c = shufflevector <16 x i8> %a, <16 x i8> %b, <16 x i32> <i32 3, i32 2, i32 1, i32 0, i32 7, i32 6, i32 5, i32 4, i32 11, i32 10, i32 9, i32 8, i32 15, i32 14, i32 13, i32 12>
  11     ret <16 x i8> %c
  12 }
  13
  14 ;; vilvh.h
  15 define <8 x i16> @shufflevector_vshuf4i_v8i4(<8 x i16> %a, <8 x i16> %b) {
  16 ; CHECK-LABEL: shufflevector_vshuf4i_v8i4:
  17 ; CHECK:       # %bb.0:
  18 ; CHECK-NEXT:    vshuf4i.h $vr0, $vr0, 27
  19 ; CHECK-NEXT:    ret
  20     %c = shufflevector <8 x i16> %a, <8 x i16> %b, <8 x i32> <i32 3, i32 2, i32 1, i32 0, i32 7, i32 6, i32 5, i32 4>
  21     ret <8 x i16> %c
  22 }
  23
  24 ;; vilvh.w
  25 define <4 x i32> @shufflevector_vshuf4i_v4i32(<4 x i32> %a, <4 x i32> %b) {
  26 ; CHECK-LABEL: shufflevector_vshuf4i_v4i32:
  27 ; CHECK:       # %bb.0:
  28 ; CHECK-NEXT:    vshuf4i.w $vr0, $vr0, 27
  29 ; CHECK-NEXT:    ret
  30     %c = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
  31     ret <4 x i32> %c
  32 }
  33
  34 ;; vilvh.w
  35 define <4 x float> @shufflevector_vshuf4i_v4f32(<4 x float> %a, <4 x float> %b) {
  36 ; CHECK-LABEL: shufflevector_vshuf4i_v4f32:
  37 ; CHECK:       # %bb.0:
  38 ; CHECK-NEXT:    vshuf4i.w $vr0, $vr0, 27
  39 ; CHECK-NEXT:    ret
  40     %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
  41     ret <4 x float> %c
  42 }