llvm/test/CodeGen/Mips/cconv/callee-saved-fpxx1.ll

   1 ; RUN: llc -march=mips -mattr=+o32,+fp64,+mips32r2 < %s \
   2 ; RUN:   | FileCheck --check-prefix=O32-FP64-INV %s
   3 ; RUN: llc -march=mipsel -mattr=+o32,+fp64,+mips32r2 < %s \
   4 ; RUN:   | FileCheck --check-prefix=O32-FP64-INV %s
   5
   6 ; RUN: llc -march=mips -mattr=+o32,+fpxx < %s | FileCheck --check-prefix=O32-FPXX %s
   7 ; RUN: llc -march=mipsel -mattr=+o32,+fpxx < %s | FileCheck --check-prefix=O32-FPXX %s
   8
   9 ; RUN-TODO: llc -march=mips64 -mattr=+o32,+fpxx < %s | FileCheck --check-prefix=O32-FPXX %s
  10 ; RUN-TODO: llc -march=mips64el -mattr=+o32,+fpxx < %s | FileCheck --check-prefix=O32-FPXX %s
  11
  12 define void @fpu_clobber() nounwind {
  13 entry:
  14     call void asm "# Clobber", "~{$f21}"()
  15     ret void
  16 }
  17
  18 ; O32-FPXX-LABEL: fpu_clobber:
  19
  20 ; O32-FPXX:           addiu $sp, $sp, -8
  21
  22 ; O32-FP64-INV-NOT:   sdc1 $f20,
  23 ; O32-FPXX-DAG:       sdc1 [[F20:\$f20]], [[OFF20:[0-9]+]]($sp)
  24 ; O32-FPXX-DAG:       ldc1 [[F20]], [[OFF20]]($sp)
  25
  26 ; O32-FPXX:           addiu $sp, $sp, 8