Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / CodeGen / Mips / fp-indexed-ls.ll
blob48052b6e861434aef4920deda7f99f97d1d0993b
1 ; RUN: llc -march=mipsel   -mcpu=mips32   -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS32R1
2 ; RUN: llc -march=mipsel   -mcpu=mips32r2 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS32R2
3 ; RUN: llc -march=mipsel   -mcpu=mips32r6 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS32R6
4 ; RUN: llc -march=mips64el -mcpu=mips4    -target-abi=n64 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS4
5 ; RUN: llc -march=mips64el -mcpu=mips64   -target-abi=n64 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS4
6 ; RUN: llc -march=mips64el -mcpu=mips64r2 -target-abi=n64 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS4
7 ; RUN: llc -march=mips64el -mcpu=mips64r6 -target-abi=n64 -relocation-model=pic < %s | FileCheck %s -check-prefixes=ALL,MIPS64R6
9 ; Check that [ls][dwu]xc1 are not emitted for nacl.
10 ; RUN: llc -mtriple=mipsel-none-nacl-gnu -mcpu=mips32r2 < %s | FileCheck %s -check-prefix=CHECK-NACL
12 %struct.S = type <{ [4 x float] }>
13 %struct.S2 = type <{ [4 x double] }>
14 %struct.S3 = type <{ i8, float }>
16 @s = external global [4 x %struct.S]
17 @gf = external global float
18 @gd = external global double
19 @s2 = external global [4 x %struct.S2]
20 @s3 = external global %struct.S3
22 define float @foo0(ptr nocapture %b, i32 %o) nounwind readonly {
23 entry:
24 ; ALL-LABEL: foo0:
26 ; MIPS32R1:      sll $[[T1:[0-9]+]], $5, 2
27 ; MIPS32R1:      addu $[[T3:[0-9]+]], $4, $[[T1]]
28 ; MIPS32R1:      lwc1 $f0, 0($[[T3]])
30 ; MIPS32R2:      sll $[[T1:[0-9]+]], $5, 2
31 ; MIPS32R2:      lwxc1 $f0, $[[T1]]($4)
33 ; MIPS32R6:      sll $[[T1:[0-9]+]], $5, 2
34 ; MIPS32R6:      addu $[[T3:[0-9]+]], $4, $[[T1]]
35 ; MIPS32R6:      lwc1 $f0, 0($[[T3]])
37 ; MIPS4:         sll $[[T0:[0-9]+]], $5, 0
38 ; MIPS4:         dsll $[[T1:[0-9]+]], $[[T0]], 2
39 ; MIPS4:         lwxc1 $f0, $[[T1]]($4)
41 ; MIPS64R6:      sll $[[T0:[0-9]+]], $5, 0
42 ; MIPS64R6:      dsll $[[T1:[0-9]+]], $[[T0]], 2
43 ; MIPS64R6:      daddu $[[T3:[0-9]+]], $4, $[[T1]]
44 ; MIPS64R6:      lwc1 $f0, 0($[[T3]])
46 ; CHECK-NACL-NOT: lwxc1
48   %arrayidx = getelementptr inbounds float, ptr %b, i32 %o
49   %0 = load float, ptr %arrayidx, align 4
50   ret float %0
53 define double @foo1(ptr nocapture %b, i32 %o) nounwind readonly {
54 entry:
55 ; ALL-LABEL: foo1:
57 ; MIPS32R1:      sll $[[T1:[0-9]+]], $5, 3
58 ; MIPS32R1:      addu $[[T3:[0-9]+]], $4, $[[T1]]
59 ; MIPS32R1:      ldc1 $f0, 0($[[T3]])
61 ; MIPS32R2:      sll $[[T1:[0-9]+]], $5, 3
62 ; MIPS32R2:      ldxc1 $f0, $[[T1]]($4)
64 ; MIPS32R6:      sll $[[T1:[0-9]+]], $5, 3
65 ; MIPS32R6:      addu $[[T3:[0-9]+]], $4, $[[T1]]
66 ; MIPS32R6:      ldc1 $f0, 0($[[T3]])
68 ; MIPS4:         sll $[[T0:[0-9]+]], $5, 0
69 ; MIPS4:         dsll $[[T1:[0-9]+]], $[[T0]], 3
70 ; MIPS4:         ldxc1 $f0, $[[T1]]($4)
72 ; MIPS64R6:      sll $[[T0:[0-9]+]], $5, 0
73 ; MIPS64R6:      dsll $[[T1:[0-9]+]], $[[T0]], 3
74 ; MIPS64R6:      daddu $[[T3:[0-9]+]], $4, $[[T1]]
75 ; MIPS64R6:      ldc1 $f0, 0($[[T3]])
77 ; CHECK-NACL-NOT: ldxc1
79   %arrayidx = getelementptr inbounds double, ptr %b, i32 %o
80   %0 = load double, ptr %arrayidx, align 8
81   ret double %0
84 define float @foo2(i32 %b, i32 %c) nounwind readonly {
85 entry:
86 ; ALL-LABEL: foo2:
88 ; luxc1 did not exist in MIPS32r1
89 ; MIPS32R1-NOT:  luxc1
91 ; luxc1 is a misnomer since it aligns the given pointer downwards and performs
92 ; an aligned load. We mustn't use it to handle unaligned loads.
93 ; MIPS32R2-NOT:  luxc1
95 ; luxc1 was removed in MIPS32r6
96 ; MIPS32R6-NOT:  luxc1
98 ; MIPS4-NOT:     luxc1
100 ; luxc1 was removed in MIPS64r6
101 ; MIPS64R6-NOT:  luxc1
103   %arrayidx1 = getelementptr inbounds [4 x %struct.S], ptr @s, i32 0, i32 %b, i32 0, i32 %c
104   %0 = load float, ptr %arrayidx1, align 1
105   ret float %0
108 define void @foo3(ptr nocapture %b, i32 %o) nounwind {
109 entry:
110 ; ALL-LABEL: foo3:
112 ; MIPS32R1-DAG:  lwc1 $[[T0:f0]], 0(${{[0-9]+}})
113 ; MIPS32R1-DAG:  addu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
114 ; MIPS32R1-DAG:  swc1 $[[T0]], 0($[[T1]])
116 ; MIPS32R2:      lwc1 $[[T0:f0]], 0(${{[0-9]+}})
117 ; MIPS32R2:      swxc1 $[[T0]], ${{[0-9]+}}($4)
119 ; MIPS32R6-DAG:  lwc1 $[[T0:f0]], 0(${{[0-9]+}})
120 ; MIPS32R6-DAG:  addu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
121 ; MIPS32R6-DAG:  swc1 $[[T0]], 0($[[T1]])
123 ; MIPS4:         lwc1 $[[T0:f0]], 0(${{[0-9]+}})
124 ; MIPS4:         swxc1 $[[T0]], ${{[0-9]+}}($4)
126 ; MIPS64R6-DAG:  lwc1 $[[T0:f0]], 0(${{[0-9]+}})
127 ; MIPS64R6-DAG:  daddu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
128 ; MIPS64R6-DAG:  swc1 $[[T0]], 0($[[T1]])
130 ; CHECK-NACL-NOT: swxc1
132   %0 = load float, ptr @gf, align 4
133   %arrayidx = getelementptr inbounds float, ptr %b, i32 %o
134   store float %0, ptr %arrayidx, align 4
135   ret void
138 define void @foo4(ptr nocapture %b, i32 %o) nounwind {
139 entry:
140 ; ALL-LABEL: foo4:
142 ; MIPS32R1-DAG:  ldc1 $[[T0:f0]], 0(${{[0-9]+}})
143 ; MIPS32R1-DAG:  addu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
144 ; MIPS32R1-DAG:  sdc1 $[[T0]], 0($[[T1]])
146 ; MIPS32R2:      ldc1 $[[T0:f0]], 0(${{[0-9]+}})
147 ; MIPS32R2:      sdxc1 $[[T0]], ${{[0-9]+}}($4)
149 ; MIPS32R6-DAG:  ldc1 $[[T0:f0]], 0(${{[0-9]+}})
150 ; MIPS32R6-DAG:  addu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
151 ; MIPS32R6-DAG:  sdc1 $[[T0]], 0($[[T1]])
153 ; MIPS4:         ldc1 $[[T0:f0]], 0(${{[0-9]+}})
154 ; MIPS4:         sdxc1 $[[T0]], ${{[0-9]+}}($4)
156 ; MIPS64R6-DAG:  ldc1 $[[T0:f0]], 0(${{[0-9]+}})
157 ; MIPS64R6-DAG:  daddu $[[T1:[0-9]+]], $4, ${{[0-9]+}}
158 ; MIPS64R6-DAG:  sdc1 $[[T0]], 0($[[T1]])
160 ; CHECK-NACL-NOT: sdxc1
162   %0 = load double, ptr @gd, align 8
163   %arrayidx = getelementptr inbounds double, ptr %b, i32 %o
164   store double %0, ptr %arrayidx, align 8
165   ret void
168 define void @foo5(i32 %b, i32 %c) nounwind {
169 entry:
170 ; ALL-LABEL: foo5:
172 ; MIPS32R1-NOT:  suxc1
174 ; MIPS32R2-NOT:  suxc1
176 ; MIPS32R6-NOT:  suxc1
178 ; MIPS4-NOT:     suxc1
180 ; MIPS64R6-NOT:  suxc1
182   %0 = load float, ptr @gf, align 4
183   %arrayidx1 = getelementptr inbounds [4 x %struct.S], ptr @s, i32 0, i32 %b, i32 0, i32 %c
184   store float %0, ptr %arrayidx1, align 1
185   ret void
188 define double @foo6(i32 %b, i32 %c) nounwind readonly {
189 entry:
190 ; ALL-LABEL: foo6:
192 ; MIPS32R1-NOT:  luxc1
194 ; MIPS32R2-NOT:  luxc1
196 ; MIPS32R6-NOT:  luxc1
198 ; MIPS4-NOT:     luxc1
200 ; MIPS64R6-NOT:  luxc1
202   %arrayidx1 = getelementptr inbounds [4 x %struct.S2], ptr @s2, i32 0, i32 %b, i32 0, i32 %c
203   %0 = load double, ptr %arrayidx1, align 1
204   ret double %0
207 define void @foo7(i32 %b, i32 %c) nounwind {
208 entry:
209 ; ALL-LABEL: foo7:
211 ; MIPS32R1-NOT:  suxc1
213 ; MIPS32R2-NOT:  suxc1
215 ; MIPS32R6-NOT:  suxc1
217 ; MIPS4-NOT:     suxc1
219 ; MIPS64R6-NOT:  suxc1
221   %0 = load double, ptr @gd, align 8
222   %arrayidx1 = getelementptr inbounds [4 x %struct.S2], ptr @s2, i32 0, i32 %b, i32 0, i32 %c
223   store double %0, ptr %arrayidx1, align 1
224   ret void
227 define float @foo8() nounwind readonly {
228 entry:
229 ; ALL-LABEL: foo8:
231 ; MIPS32R1-NOT:  luxc1
233 ; MIPS32R2-NOT:  luxc1
235 ; MIPS32R6-NOT:  luxc1
237 ; MIPS4-NOT:     luxc1
239 ; MIPS64R6-NOT:  luxc1
241   %0 = load float, ptr getelementptr inbounds (%struct.S3, ptr @s3, i32 0, i32 1), align 1
242   ret float %0
245 define void @foo9(float %f) nounwind {
246 entry:
247 ; ALL-LABEL: foo9:
249 ; MIPS32R1-NOT:  suxc1
251 ; MIPS32R2-NOT:  suxc1
253 ; MIPS32R6-NOT:  suxc1
255 ; MIPS4-NOT:     suxc1
257 ; MIPS64R6-NOT:  suxc1
259   store float %f, ptr getelementptr inbounds (%struct.S3, ptr @s3, i32 0, i32 1), align 1
260   ret void