Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / CodeGen / PowerPC / buildvec_canonicalize.ll
blob616a5db31a89d82e5cd1fced12dc467ca6bed063
1 ; RUN: llc -verify-machineinstrs < %s -mattr=-vsx -mtriple=ppc32-- -mattr=+altivec | FileCheck %s
3 define void @VXOR(ptr %P1, ptr %P2, ptr %P3) {
4         %tmp = load <4 x float>, ptr %P3            ; <<4 x float>> [#uses=1]
5         %tmp3 = load <4 x float>, ptr %P1           ; <<4 x float>> [#uses=1]
6         %tmp4 = fmul <4 x float> %tmp, %tmp3             ; <<4 x float>> [#uses=1]
7         store <4 x float> %tmp4, ptr %P3
8         store <4 x float> zeroinitializer, ptr %P1
9         store <4 x i32> zeroinitializer, ptr %P2
10         ret void
12 ; The fmul will spill a vspltisw to create a -0.0 vector used as the addend
13 ; to vmaddfp (so it would IEEE compliant with zero sign propagation).
14 ; CHECK: @VXOR
15 ; CHECK: vsplti
16 ; CHECK: vxor
18 define void @VSPLTI(ptr %P2, ptr %P3) {
19         store <4 x i32> bitcast (<16 x i8> < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1 > to <4 x i32>), ptr %P2
20         store <8 x i16> < i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1 >, ptr %P3
21         ret void
23 ; CHECK: @VSPLTI
24 ; CHECK: vsplti