llvm/test/CodeGen/PowerPC/subreg-coalescer.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 5
   2 # RUN: llc -mtriple powerpc64le-unknown-linux-gnu -mcpu=pwr8 %s \
   3 # RUN:   -verify-coalescing --run-pass=register-coalescer -o - | FileCheck %s
   4
   5 # Check that the register coalescer correctly handles merging live ranges over
   6 # SUBREG_TO_REG on PowerPC. The -verify-coalescing option will give an error if
   7 # this is incorrect.
   8
   9 ---
  10 name: check_subregs
  11 alignment:       16
  12 tracksRegLiveness: true
  13 body:             |
  14   bb.0:
  15     liveins: $x3
  16
  17     ; CHECK-LABEL: name: check_subregs
  18     ; CHECK: liveins: $x3
  19     ; CHECK-NEXT: {{  $}}
  20     ; CHECK-NEXT: [[COPY:%[0-9]+]]:g8rc_and_g8rc_nox0 = COPY $x3
  21     ; CHECK-NEXT: [[LFSUX:%[0-9]+]]:f8rc, dead [[LFSUX1:%[0-9]+]]:g8rc_and_g8rc_nox0 = LFSUX [[COPY]], [[COPY]]
  22     ; CHECK-NEXT: undef [[FRSP:%[0-9]+]].sub_64:vslrc = FRSP [[LFSUX]], implicit $rm
  23     ; CHECK-NEXT: [[XVCVDPSP:%[0-9]+]]:vrrc = XVCVDPSP [[FRSP]], implicit $rm
  24     ; CHECK-NEXT: $v2 = COPY [[XVCVDPSP]]
  25     ; CHECK-NEXT: BLR8 implicit $lr8, implicit $rm, implicit $v2
  26     %0:g8rc_and_g8rc_nox0 = COPY $x3
  27     %1:f8rc, %2:g8rc_and_g8rc_nox0 = LFSUX %0, %0
  28     %3:f4rc = FRSP killed %1, implicit $rm
  29     %4:vslrc = SUBREG_TO_REG 1, %3, %subreg.sub_64
  30     %5:vrrc = XVCVDPSP killed %4, implicit $rm
  31     $v2 = COPY %5
  32     BLR8 implicit $lr8, implicit $rm, implicit $v2
  33 ...