llvm/test/CodeGen/RISCV/float-select-icmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+f -verify-machineinstrs < %s \
   3 ; RUN:   -target-abi=ilp32f | FileCheck %s
   4 ; RUN: llc -mtriple=riscv64 -mattr=+f -verify-machineinstrs < %s \
   5 ; RUN:   -target-abi=lp64f | FileCheck %s
   6 ; RUN: llc -mtriple=riscv32 -mattr=+zfinx -verify-machineinstrs < %s \
   7 ; RUN:   -target-abi=ilp32 | FileCheck --check-prefix=CHECKZFINX %s
   8 ; RUN: llc -mtriple=riscv64 -mattr=+zfinx -verify-machineinstrs < %s \
   9 ; RUN:   -target-abi=lp64 | FileCheck --check-prefix=CHECKZFINX %s
  10
  11 define float @select_icmp_eq(i32 signext %a, i32 signext %b, float %c, float %d) {
  12 ; CHECK-LABEL: select_icmp_eq:
  13 ; CHECK:       # %bb.0:
  14 ; CHECK-NEXT:    beq a0, a1, .LBB0_2
  15 ; CHECK-NEXT:  # %bb.1:
  16 ; CHECK-NEXT:    fmv.s fa0, fa1
  17 ; CHECK-NEXT:  .LBB0_2:
  18 ; CHECK-NEXT:    ret
  19 ;
  20 ; CHECKZFINX-LABEL: select_icmp_eq:
  21 ; CHECKZFINX:       # %bb.0:
  22 ; CHECKZFINX-NEXT:    beq a0, a1, .LBB0_2
  23 ; CHECKZFINX-NEXT:  # %bb.1:
  24 ; CHECKZFINX-NEXT:    mv a2, a3
  25 ; CHECKZFINX-NEXT:  .LBB0_2:
  26 ; CHECKZFINX-NEXT:    mv a0, a2
  27 ; CHECKZFINX-NEXT:    ret
  28   %1 = icmp eq i32 %a, %b
  29   %2 = select i1 %1, float %c, float %d
  30   ret float %2
  31 }
  32
  33 define float @select_icmp_ne(i32 signext %a, i32 signext %b, float %c, float %d) {
  34 ; CHECK-LABEL: select_icmp_ne:
  35 ; CHECK:       # %bb.0:
  36 ; CHECK-NEXT:    bne a0, a1, .LBB1_2
  37 ; CHECK-NEXT:  # %bb.1:
  38 ; CHECK-NEXT:    fmv.s fa0, fa1
  39 ; CHECK-NEXT:  .LBB1_2:
  40 ; CHECK-NEXT:    ret
  41 ;
  42 ; CHECKZFINX-LABEL: select_icmp_ne:
  43 ; CHECKZFINX:       # %bb.0:
  44 ; CHECKZFINX-NEXT:    bne a0, a1, .LBB1_2
  45 ; CHECKZFINX-NEXT:  # %bb.1:
  46 ; CHECKZFINX-NEXT:    mv a2, a3
  47 ; CHECKZFINX-NEXT:  .LBB1_2:
  48 ; CHECKZFINX-NEXT:    mv a0, a2
  49 ; CHECKZFINX-NEXT:    ret
  50   %1 = icmp ne i32 %a, %b
  51   %2 = select i1 %1, float %c, float %d
  52   ret float %2
  53 }
  54
  55 define float @select_icmp_ugt(i32 signext %a, i32 signext %b, float %c, float %d) {
  56 ; CHECK-LABEL: select_icmp_ugt:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    bltu a1, a0, .LBB2_2
  59 ; CHECK-NEXT:  # %bb.1:
  60 ; CHECK-NEXT:    fmv.s fa0, fa1
  61 ; CHECK-NEXT:  .LBB2_2:
  62 ; CHECK-NEXT:    ret
  63 ;
  64 ; CHECKZFINX-LABEL: select_icmp_ugt:
  65 ; CHECKZFINX:       # %bb.0:
  66 ; CHECKZFINX-NEXT:    bltu a1, a0, .LBB2_2
  67 ; CHECKZFINX-NEXT:  # %bb.1:
  68 ; CHECKZFINX-NEXT:    mv a2, a3
  69 ; CHECKZFINX-NEXT:  .LBB2_2:
  70 ; CHECKZFINX-NEXT:    mv a0, a2
  71 ; CHECKZFINX-NEXT:    ret
  72   %1 = icmp ugt i32 %a, %b
  73   %2 = select i1 %1, float %c, float %d
  74   ret float %2
  75 }
  76
  77 define float @select_icmp_uge(i32 signext %a, i32 signext %b, float %c, float %d) {
  78 ; CHECK-LABEL: select_icmp_uge:
  79 ; CHECK:       # %bb.0:
  80 ; CHECK-NEXT:    bgeu a0, a1, .LBB3_2
  81 ; CHECK-NEXT:  # %bb.1:
  82 ; CHECK-NEXT:    fmv.s fa0, fa1
  83 ; CHECK-NEXT:  .LBB3_2:
  84 ; CHECK-NEXT:    ret
  85 ;
  86 ; CHECKZFINX-LABEL: select_icmp_uge:
  87 ; CHECKZFINX:       # %bb.0:
  88 ; CHECKZFINX-NEXT:    bgeu a0, a1, .LBB3_2
  89 ; CHECKZFINX-NEXT:  # %bb.1:
  90 ; CHECKZFINX-NEXT:    mv a2, a3
  91 ; CHECKZFINX-NEXT:  .LBB3_2:
  92 ; CHECKZFINX-NEXT:    mv a0, a2
  93 ; CHECKZFINX-NEXT:    ret
  94   %1 = icmp uge i32 %a, %b
  95   %2 = select i1 %1, float %c, float %d
  96   ret float %2
  97 }
  98
  99 define float @select_icmp_ult(i32 signext %a, i32 signext %b, float %c, float %d) {
 100 ; CHECK-LABEL: select_icmp_ult:
 101 ; CHECK:       # %bb.0:
 102 ; CHECK-NEXT:    bltu a0, a1, .LBB4_2
 103 ; CHECK-NEXT:  # %bb.1:
 104 ; CHECK-NEXT:    fmv.s fa0, fa1
 105 ; CHECK-NEXT:  .LBB4_2:
 106 ; CHECK-NEXT:    ret
 107 ;
 108 ; CHECKZFINX-LABEL: select_icmp_ult:
 109 ; CHECKZFINX:       # %bb.0:
 110 ; CHECKZFINX-NEXT:    bltu a0, a1, .LBB4_2
 111 ; CHECKZFINX-NEXT:  # %bb.1:
 112 ; CHECKZFINX-NEXT:    mv a2, a3
 113 ; CHECKZFINX-NEXT:  .LBB4_2:
 114 ; CHECKZFINX-NEXT:    mv a0, a2
 115 ; CHECKZFINX-NEXT:    ret
 116   %1 = icmp ult i32 %a, %b
 117   %2 = select i1 %1, float %c, float %d
 118   ret float %2
 119 }
 120
 121 define float @select_icmp_ule(i32 signext %a, i32 signext %b, float %c, float %d) {
 122 ; CHECK-LABEL: select_icmp_ule:
 123 ; CHECK:       # %bb.0:
 124 ; CHECK-NEXT:    bgeu a1, a0, .LBB5_2
 125 ; CHECK-NEXT:  # %bb.1:
 126 ; CHECK-NEXT:    fmv.s fa0, fa1
 127 ; CHECK-NEXT:  .LBB5_2:
 128 ; CHECK-NEXT:    ret
 129 ;
 130 ; CHECKZFINX-LABEL: select_icmp_ule:
 131 ; CHECKZFINX:       # %bb.0:
 132 ; CHECKZFINX-NEXT:    bgeu a1, a0, .LBB5_2
 133 ; CHECKZFINX-NEXT:  # %bb.1:
 134 ; CHECKZFINX-NEXT:    mv a2, a3
 135 ; CHECKZFINX-NEXT:  .LBB5_2:
 136 ; CHECKZFINX-NEXT:    mv a0, a2
 137 ; CHECKZFINX-NEXT:    ret
 138   %1 = icmp ule i32 %a, %b
 139   %2 = select i1 %1, float %c, float %d
 140   ret float %2
 141 }
 142
 143 define float @select_icmp_sgt(i32 signext %a, i32 signext %b, float %c, float %d) {
 144 ; CHECK-LABEL: select_icmp_sgt:
 145 ; CHECK:       # %bb.0:
 146 ; CHECK-NEXT:    blt a1, a0, .LBB6_2
 147 ; CHECK-NEXT:  # %bb.1:
 148 ; CHECK-NEXT:    fmv.s fa0, fa1
 149 ; CHECK-NEXT:  .LBB6_2:
 150 ; CHECK-NEXT:    ret
 151 ;
 152 ; CHECKZFINX-LABEL: select_icmp_sgt:
 153 ; CHECKZFINX:       # %bb.0:
 154 ; CHECKZFINX-NEXT:    blt a1, a0, .LBB6_2
 155 ; CHECKZFINX-NEXT:  # %bb.1:
 156 ; CHECKZFINX-NEXT:    mv a2, a3
 157 ; CHECKZFINX-NEXT:  .LBB6_2:
 158 ; CHECKZFINX-NEXT:    mv a0, a2
 159 ; CHECKZFINX-NEXT:    ret
 160   %1 = icmp sgt i32 %a, %b
 161   %2 = select i1 %1, float %c, float %d
 162   ret float %2
 163 }
 164
 165 define float @select_icmp_sge(i32 signext %a, i32 signext %b, float %c, float %d) {
 166 ; CHECK-LABEL: select_icmp_sge:
 167 ; CHECK:       # %bb.0:
 168 ; CHECK-NEXT:    bge a0, a1, .LBB7_2
 169 ; CHECK-NEXT:  # %bb.1:
 170 ; CHECK-NEXT:    fmv.s fa0, fa1
 171 ; CHECK-NEXT:  .LBB7_2:
 172 ; CHECK-NEXT:    ret
 173 ;
 174 ; CHECKZFINX-LABEL: select_icmp_sge:
 175 ; CHECKZFINX:       # %bb.0:
 176 ; CHECKZFINX-NEXT:    bge a0, a1, .LBB7_2
 177 ; CHECKZFINX-NEXT:  # %bb.1:
 178 ; CHECKZFINX-NEXT:    mv a2, a3
 179 ; CHECKZFINX-NEXT:  .LBB7_2:
 180 ; CHECKZFINX-NEXT:    mv a0, a2
 181 ; CHECKZFINX-NEXT:    ret
 182   %1 = icmp sge i32 %a, %b
 183   %2 = select i1 %1, float %c, float %d
 184   ret float %2
 185 }
 186
 187 define float @select_icmp_slt(i32 signext %a, i32 signext %b, float %c, float %d) {
 188 ; CHECK-LABEL: select_icmp_slt:
 189 ; CHECK:       # %bb.0:
 190 ; CHECK-NEXT:    blt a0, a1, .LBB8_2
 191 ; CHECK-NEXT:  # %bb.1:
 192 ; CHECK-NEXT:    fmv.s fa0, fa1
 193 ; CHECK-NEXT:  .LBB8_2:
 194 ; CHECK-NEXT:    ret
 195 ;
 196 ; CHECKZFINX-LABEL: select_icmp_slt:
 197 ; CHECKZFINX:       # %bb.0:
 198 ; CHECKZFINX-NEXT:    blt a0, a1, .LBB8_2
 199 ; CHECKZFINX-NEXT:  # %bb.1:
 200 ; CHECKZFINX-NEXT:    mv a2, a3
 201 ; CHECKZFINX-NEXT:  .LBB8_2:
 202 ; CHECKZFINX-NEXT:    mv a0, a2
 203 ; CHECKZFINX-NEXT:    ret
 204   %1 = icmp slt i32 %a, %b
 205   %2 = select i1 %1, float %c, float %d
 206   ret float %2
 207 }
 208
 209 define float @select_icmp_sle(i32 signext %a, i32 signext %b, float %c, float %d) {
 210 ; CHECK-LABEL: select_icmp_sle:
 211 ; CHECK:       # %bb.0:
 212 ; CHECK-NEXT:    bge a1, a0, .LBB9_2
 213 ; CHECK-NEXT:  # %bb.1:
 214 ; CHECK-NEXT:    fmv.s fa0, fa1
 215 ; CHECK-NEXT:  .LBB9_2:
 216 ; CHECK-NEXT:    ret
 217 ;
 218 ; CHECKZFINX-LABEL: select_icmp_sle:
 219 ; CHECKZFINX:       # %bb.0:
 220 ; CHECKZFINX-NEXT:    bge a1, a0, .LBB9_2
 221 ; CHECKZFINX-NEXT:  # %bb.1:
 222 ; CHECKZFINX-NEXT:    mv a2, a3
 223 ; CHECKZFINX-NEXT:  .LBB9_2:
 224 ; CHECKZFINX-NEXT:    mv a0, a2
 225 ; CHECKZFINX-NEXT:    ret
 226   %1 = icmp sle i32 %a, %b
 227   %2 = select i1 %1, float %c, float %d
 228   ret float %2
 229 }
 230
 231 define float @select_icmp_slt_one(i32 signext %a) {
 232 ; CHECK-LABEL: select_icmp_slt_one:
 233 ; CHECK:       # %bb.0:
 234 ; CHECK-NEXT:    slti a0, a0, 1
 235 ; CHECK-NEXT:    fcvt.s.w fa0, a0
 236 ; CHECK-NEXT:    ret
 237 ;
 238 ; CHECKZFINX-LABEL: select_icmp_slt_one:
 239 ; CHECKZFINX:       # %bb.0:
 240 ; CHECKZFINX-NEXT:    slti a0, a0, 1
 241 ; CHECKZFINX-NEXT:    fcvt.s.w a0, a0
 242 ; CHECKZFINX-NEXT:    ret
 243   %1 = icmp slt i32 %a, 1
 244   %2 = select i1 %1, float 1.000000e+00, float 0.000000e+00
 245   ret float %2
 246 }
 247
 248 define float @select_icmp_sgt_zero(i32 signext %a) {
 249 ; CHECK-LABEL: select_icmp_sgt_zero:
 250 ; CHECK:       # %bb.0:
 251 ; CHECK-NEXT:    slti a0, a0, 1
 252 ; CHECK-NEXT:    fcvt.s.w fa0, a0
 253 ; CHECK-NEXT:    ret
 254 ;
 255 ; CHECKZFINX-LABEL: select_icmp_sgt_zero:
 256 ; CHECKZFINX:       # %bb.0:
 257 ; CHECKZFINX-NEXT:    slti a0, a0, 1
 258 ; CHECKZFINX-NEXT:    fcvt.s.w a0, a0
 259 ; CHECKZFINX-NEXT:    ret
 260   %1 = icmp sgt i32 %a, 0
 261   %2 = select i1 %1, float 0.000000e+00, float 1.000000e+00
 262   ret float %2
 263 }