llvm/test/CodeGen/RISCV/pr68855.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: llc < %s -mtriple=riscv64 | FileCheck %s
   3
   4 define i16 @narrow_load(ptr %p1, ptr %p2) {
   5 ; CHECK-LABEL: narrow_load:
   6 ; CHECK:       # %bb.0: # %entry
   7 ; CHECK-NEXT:    lhu a2, 0(a0)
   8 ; CHECK-NEXT:    lui a3, 2
   9 ; CHECK-NEXT:    addiw a3, a3, -1
  10 ; CHECK-NEXT:    xor a2, a2, a3
  11 ; CHECK-NEXT:    lui a4, 16
  12 ; CHECK-NEXT:    addi a4, a4, -1
  13 ; CHECK-NEXT:    xor a4, a3, a4
  14 ; CHECK-NEXT:    or a2, a2, a4
  15 ; CHECK-NEXT:    sw a2, 0(a1)
  16 ; CHECK-NEXT:    lhu a0, 0(a0)
  17 ; CHECK-NEXT:    and a0, a0, a3
  18 ; CHECK-NEXT:    ret
  19 entry:
  20   %bf.load = load i16, ptr %p1, align 2
  21   %bf.clear = and i16 %bf.load, 8191
  22   %not = xor i16 %bf.clear, -1
  23   %conv1 = zext i16 %not to i32
  24   store i32 %conv1, ptr %p2, align 4
  25   %bf.load2 = load i16, ptr %p1, align 2
  26   %bf.clear3 = and i16 %bf.load2, 8191
  27   ret i16 %bf.clear3
  28 }