llvm/test/CodeGen/RISCV/rvv/fixed-vectors-shuffle-reverse.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+f,+d,+zfh,+zvfh -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV32-BITS-UNKNOWN
   3 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+f,+d,+zfh,+zvfh -riscv-v-vector-bits-max=256 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV32-BITS-256
   4 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+f,+d,+zfh,+zvfh -riscv-v-vector-bits-max=512 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV32-BITS-512
   5 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+f,+d,+zfh,+zvfh -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV64-BITS-UNKNOWN
   6 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+f,+d,+zfh,+zvfh -riscv-v-vector-bits-max=256 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV64-BITS-256
   7 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+f,+d,+zfh,+zvfh -riscv-v-vector-bits-max=512 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,NO-ZVBB,RV64-BITS-512
   8 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+f,+d,+zfh,+zvfh,+zvbb -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,ZVBB,RV32-ZVBB
   9 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+f,+d,+zfh,+zvfh,+zvbb -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,ZVBB,RV64-ZVBB
  10
  11 ;
  12 ; VECTOR_REVERSE - masks
  13 ;
  14
  15 define <2 x i1> @reverse_v2i1(<2 x i1> %a) {
  16 ; NO-ZVBB-LABEL: reverse_v2i1:
  17 ; NO-ZVBB:       # %bb.0:
  18 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
  19 ; NO-ZVBB-NEXT:    vmv.v.i v8, 0
  20 ; NO-ZVBB-NEXT:    vmerge.vim v8, v8, 1, v0
  21 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
  22 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
  23 ; NO-ZVBB-NEXT:    vmsne.vi v0, v9, 0
  24 ; NO-ZVBB-NEXT:    ret
  25 ;
  26 ; ZVBB-LABEL: reverse_v2i1:
  27 ; ZVBB:       # %bb.0:
  28 ; ZVBB-NEXT:    vsetivli zero, 1, e8, mf8, ta, ma
  29 ; ZVBB-NEXT:    vbrev.v v8, v0
  30 ; ZVBB-NEXT:    vsrl.vi v0, v8, 6
  31 ; ZVBB-NEXT:    ret
  32   %res = call <2 x i1> @llvm.vector.reverse.v2i1(<2 x i1> %a)
  33   ret <2 x i1> %res
  34 }
  35
  36 define <4 x i1> @reverse_v4i1(<4 x i1> %a) {
  37 ; NO-ZVBB-LABEL: reverse_v4i1:
  38 ; NO-ZVBB:       # %bb.0:
  39 ; NO-ZVBB-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  40 ; NO-ZVBB-NEXT:    vmv.v.i v8, 0
  41 ; NO-ZVBB-NEXT:    vmerge.vim v8, v8, 1, v0
  42 ; NO-ZVBB-NEXT:    vid.v v9
  43 ; NO-ZVBB-NEXT:    vrsub.vi v9, v9, 3
  44 ; NO-ZVBB-NEXT:    vrgather.vv v10, v8, v9
  45 ; NO-ZVBB-NEXT:    vmsne.vi v0, v10, 0
  46 ; NO-ZVBB-NEXT:    ret
  47 ;
  48 ; ZVBB-LABEL: reverse_v4i1:
  49 ; ZVBB:       # %bb.0:
  50 ; ZVBB-NEXT:    vsetivli zero, 1, e8, mf8, ta, ma
  51 ; ZVBB-NEXT:    vbrev.v v8, v0
  52 ; ZVBB-NEXT:    vsrl.vi v0, v8, 4
  53 ; ZVBB-NEXT:    ret
  54   %res = call <4 x i1> @llvm.vector.reverse.v4i1(<4 x i1> %a)
  55   ret <4 x i1> %res
  56 }
  57
  58 define <8 x i1> @reverse_v8i1(<8 x i1> %a) {
  59 ; NO-ZVBB-LABEL: reverse_v8i1:
  60 ; NO-ZVBB:       # %bb.0:
  61 ; NO-ZVBB-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
  62 ; NO-ZVBB-NEXT:    vmv.v.i v8, 0
  63 ; NO-ZVBB-NEXT:    vmerge.vim v8, v8, 1, v0
  64 ; NO-ZVBB-NEXT:    vid.v v9
  65 ; NO-ZVBB-NEXT:    vrsub.vi v9, v9, 7
  66 ; NO-ZVBB-NEXT:    vrgather.vv v10, v8, v9
  67 ; NO-ZVBB-NEXT:    vmsne.vi v0, v10, 0
  68 ; NO-ZVBB-NEXT:    ret
  69 ;
  70 ; ZVBB-LABEL: reverse_v8i1:
  71 ; ZVBB:       # %bb.0:
  72 ; ZVBB-NEXT:    vsetivli zero, 1, e8, mf8, ta, ma
  73 ; ZVBB-NEXT:    vbrev.v v0, v0
  74 ; ZVBB-NEXT:    ret
  75   %res = call <8 x i1> @llvm.vector.reverse.v8i1(<8 x i1> %a)
  76   ret <8 x i1> %res
  77 }
  78
  79 define <16 x i1> @reverse_v16i1(<16 x i1> %a) {
  80 ; NO-ZVBB-LABEL: reverse_v16i1:
  81 ; NO-ZVBB:       # %bb.0:
  82 ; NO-ZVBB-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
  83 ; NO-ZVBB-NEXT:    vmv.v.i v8, 0
  84 ; NO-ZVBB-NEXT:    vmerge.vim v8, v8, 1, v0
  85 ; NO-ZVBB-NEXT:    vid.v v9
  86 ; NO-ZVBB-NEXT:    vrsub.vi v9, v9, 15
  87 ; NO-ZVBB-NEXT:    vrgather.vv v10, v8, v9
  88 ; NO-ZVBB-NEXT:    vmsne.vi v0, v10, 0
  89 ; NO-ZVBB-NEXT:    ret
  90 ;
  91 ; ZVBB-LABEL: reverse_v16i1:
  92 ; ZVBB:       # %bb.0:
  93 ; ZVBB-NEXT:    vsetivli zero, 1, e16, mf4, ta, ma
  94 ; ZVBB-NEXT:    vbrev.v v0, v0
  95 ; ZVBB-NEXT:    ret
  96   %res = call <16 x i1> @llvm.vector.reverse.v16i1(<16 x i1> %a)
  97   ret <16 x i1> %res
  98 }
  99
 100 define <32 x i1> @reverse_v32i1(<32 x i1> %a) {
 101 ; NO-ZVBB-LABEL: reverse_v32i1:
 102 ; NO-ZVBB:       # %bb.0:
 103 ; NO-ZVBB-NEXT:    li a0, 32
 104 ; NO-ZVBB-NEXT:    lui a1, %hi(.LCPI4_0)
 105 ; NO-ZVBB-NEXT:    addi a1, a1, %lo(.LCPI4_0)
 106 ; NO-ZVBB-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 107 ; NO-ZVBB-NEXT:    vle8.v v8, (a1)
 108 ; NO-ZVBB-NEXT:    vmv.v.i v10, 0
 109 ; NO-ZVBB-NEXT:    vmerge.vim v10, v10, 1, v0
 110 ; NO-ZVBB-NEXT:    vrgather.vv v12, v10, v8
 111 ; NO-ZVBB-NEXT:    vmsne.vi v0, v12, 0
 112 ; NO-ZVBB-NEXT:    ret
 113 ;
 114 ; ZVBB-LABEL: reverse_v32i1:
 115 ; ZVBB:       # %bb.0:
 116 ; ZVBB-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
 117 ; ZVBB-NEXT:    vbrev.v v0, v0
 118 ; ZVBB-NEXT:    ret
 119   %res = call <32 x i1> @llvm.vector.reverse.v32i1(<32 x i1> %a)
 120   ret <32 x i1> %res
 121 }
 122
 123 define <64 x i1> @reverse_v64i1(<64 x i1> %a) {
 124 ; NO-ZVBB-LABEL: reverse_v64i1:
 125 ; NO-ZVBB:       # %bb.0:
 126 ; NO-ZVBB-NEXT:    li a0, 64
 127 ; NO-ZVBB-NEXT:    lui a1, %hi(.LCPI5_0)
 128 ; NO-ZVBB-NEXT:    addi a1, a1, %lo(.LCPI5_0)
 129 ; NO-ZVBB-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 130 ; NO-ZVBB-NEXT:    vle8.v v8, (a1)
 131 ; NO-ZVBB-NEXT:    vmv.v.i v12, 0
 132 ; NO-ZVBB-NEXT:    vmerge.vim v12, v12, 1, v0
 133 ; NO-ZVBB-NEXT:    vrgather.vv v16, v12, v8
 134 ; NO-ZVBB-NEXT:    vmsne.vi v0, v16, 0
 135 ; NO-ZVBB-NEXT:    ret
 136 ;
 137 ; ZVBB-LABEL: reverse_v64i1:
 138 ; ZVBB:       # %bb.0:
 139 ; ZVBB-NEXT:    vsetivli zero, 1, e64, m1, ta, ma
 140 ; ZVBB-NEXT:    vbrev.v v0, v0
 141 ; ZVBB-NEXT:    ret
 142   %res = call <64 x i1> @llvm.vector.reverse.v64i1(<64 x i1> %a)
 143   ret <64 x i1> %res
 144 }
 145
 146 define <128 x i1> @reverse_v128i1(<128 x i1> %a) {
 147 ; CHECK-LABEL: reverse_v128i1:
 148 ; CHECK:       # %bb.0:
 149 ; CHECK-NEXT:    li a0, 128
 150 ; CHECK-NEXT:    lui a1, %hi(.LCPI6_0)
 151 ; CHECK-NEXT:    addi a1, a1, %lo(.LCPI6_0)
 152 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 153 ; CHECK-NEXT:    vle8.v v8, (a1)
 154 ; CHECK-NEXT:    vmv.v.i v16, 0
 155 ; CHECK-NEXT:    vmerge.vim v16, v16, 1, v0
 156 ; CHECK-NEXT:    vrgather.vv v24, v16, v8
 157 ; CHECK-NEXT:    vmsne.vi v0, v24, 0
 158 ; CHECK-NEXT:    ret
 159   %res = call <128 x i1> @llvm.vector.reverse.v128i1(<128 x i1> %a)
 160   ret <128 x i1> %res
 161 }
 162
 163 define <1 x i8> @reverse_v1i8(<1 x i8> %a) {
 164 ; CHECK-LABEL: reverse_v1i8:
 165 ; CHECK:       # %bb.0:
 166 ; CHECK-NEXT:    ret
 167   %res = call <1 x i8> @llvm.vector.reverse.v1i8(<1 x i8> %a)
 168   ret <1 x i8> %res
 169 }
 170
 171 define <2 x i8> @reverse_v2i8(<2 x i8> %a) {
 172 ; NO-ZVBB-LABEL: reverse_v2i8:
 173 ; NO-ZVBB:       # %bb.0:
 174 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e8, mf8, ta, ma
 175 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
 176 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
 177 ; NO-ZVBB-NEXT:    vmv1r.v v8, v9
 178 ; NO-ZVBB-NEXT:    ret
 179 ;
 180 ; ZVBB-LABEL: reverse_v2i8:
 181 ; ZVBB:       # %bb.0:
 182 ; ZVBB-NEXT:    vsetivli zero, 1, e16, mf4, ta, ma
 183 ; ZVBB-NEXT:    vrev8.v v8, v8
 184 ; ZVBB-NEXT:    ret
 185   %res = call <2 x i8> @llvm.vector.reverse.v2i8(<2 x i8> %a)
 186   ret <2 x i8> %res
 187 }
 188
 189 define <4 x i8> @reverse_v4i8(<4 x i8> %a) {
 190 ; CHECK-LABEL: reverse_v4i8:
 191 ; CHECK:       # %bb.0:
 192 ; CHECK-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
 193 ; CHECK-NEXT:    vid.v v9
 194 ; CHECK-NEXT:    vrsub.vi v10, v9, 3
 195 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 196 ; CHECK-NEXT:    vmv1r.v v8, v9
 197 ; CHECK-NEXT:    ret
 198   %res = call <4 x i8> @llvm.vector.reverse.v4i8(<4 x i8> %a)
 199   ret <4 x i8> %res
 200 }
 201
 202 define <8 x i8> @reverse_v8i8(<8 x i8> %a) {
 203 ; CHECK-LABEL: reverse_v8i8:
 204 ; CHECK:       # %bb.0:
 205 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
 206 ; CHECK-NEXT:    vid.v v9
 207 ; CHECK-NEXT:    vrsub.vi v10, v9, 7
 208 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 209 ; CHECK-NEXT:    vmv1r.v v8, v9
 210 ; CHECK-NEXT:    ret
 211   %res = call <8 x i8> @llvm.vector.reverse.v8i8(<8 x i8> %a)
 212   ret <8 x i8> %res
 213 }
 214
 215 define <16 x i8> @reverse_v16i8(<16 x i8> %a) {
 216 ; CHECK-LABEL: reverse_v16i8:
 217 ; CHECK:       # %bb.0:
 218 ; CHECK-NEXT:    vsetivli zero, 16, e8, m1, ta, ma
 219 ; CHECK-NEXT:    vid.v v9
 220 ; CHECK-NEXT:    vrsub.vi v10, v9, 15
 221 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 222 ; CHECK-NEXT:    vmv.v.v v8, v9
 223 ; CHECK-NEXT:    ret
 224   %res = call <16 x i8> @llvm.vector.reverse.v16i8(<16 x i8> %a)
 225   ret <16 x i8> %res
 226 }
 227
 228 define <32 x i8> @reverse_v32i8(<32 x i8> %a) {
 229 ; CHECK-LABEL: reverse_v32i8:
 230 ; CHECK:       # %bb.0:
 231 ; CHECK-NEXT:    li a0, 32
 232 ; CHECK-NEXT:    lui a1, %hi(.LCPI12_0)
 233 ; CHECK-NEXT:    addi a1, a1, %lo(.LCPI12_0)
 234 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 235 ; CHECK-NEXT:    vle8.v v12, (a1)
 236 ; CHECK-NEXT:    vrgather.vv v10, v8, v12
 237 ; CHECK-NEXT:    vmv.v.v v8, v10
 238 ; CHECK-NEXT:    ret
 239   %res = call <32 x i8> @llvm.vector.reverse.v32i8(<32 x i8> %a)
 240   ret <32 x i8> %res
 241 }
 242
 243 define <64 x i8> @reverse_v64i8(<64 x i8> %a) {
 244 ; CHECK-LABEL: reverse_v64i8:
 245 ; CHECK:       # %bb.0:
 246 ; CHECK-NEXT:    li a0, 64
 247 ; CHECK-NEXT:    lui a1, %hi(.LCPI13_0)
 248 ; CHECK-NEXT:    addi a1, a1, %lo(.LCPI13_0)
 249 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 250 ; CHECK-NEXT:    vle8.v v16, (a1)
 251 ; CHECK-NEXT:    vrgather.vv v12, v8, v16
 252 ; CHECK-NEXT:    vmv.v.v v8, v12
 253 ; CHECK-NEXT:    ret
 254   %res = call <64 x i8> @llvm.vector.reverse.v64i8(<64 x i8> %a)
 255   ret <64 x i8> %res
 256 }
 257
 258 define <1 x i16> @reverse_v1i16(<1 x i16> %a) {
 259 ; CHECK-LABEL: reverse_v1i16:
 260 ; CHECK:       # %bb.0:
 261 ; CHECK-NEXT:    ret
 262   %res = call <1 x i16> @llvm.vector.reverse.v1i16(<1 x i16> %a)
 263   ret <1 x i16> %res
 264 }
 265
 266 define <2 x i16> @reverse_v2i16(<2 x i16> %a) {
 267 ; NO-ZVBB-LABEL: reverse_v2i16:
 268 ; NO-ZVBB:       # %bb.0:
 269 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 270 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
 271 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
 272 ; NO-ZVBB-NEXT:    vmv1r.v v8, v9
 273 ; NO-ZVBB-NEXT:    ret
 274 ;
 275 ; ZVBB-LABEL: reverse_v2i16:
 276 ; ZVBB:       # %bb.0:
 277 ; ZVBB-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
 278 ; ZVBB-NEXT:    vror.vi v8, v8, 16
 279 ; ZVBB-NEXT:    ret
 280   %res = call <2 x i16> @llvm.vector.reverse.v2i16(<2 x i16> %a)
 281   ret <2 x i16> %res
 282 }
 283
 284 define <4 x i16> @reverse_v4i16(<4 x i16> %a) {
 285 ; CHECK-LABEL: reverse_v4i16:
 286 ; CHECK:       # %bb.0:
 287 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 288 ; CHECK-NEXT:    vid.v v9
 289 ; CHECK-NEXT:    vrsub.vi v10, v9, 3
 290 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 291 ; CHECK-NEXT:    vmv1r.v v8, v9
 292 ; CHECK-NEXT:    ret
 293   %res = call <4 x i16> @llvm.vector.reverse.v4i16(<4 x i16> %a)
 294   ret <4 x i16> %res
 295 }
 296
 297 define <8 x i16> @reverse_v8i16(<8 x i16> %a) {
 298 ; CHECK-LABEL: reverse_v8i16:
 299 ; CHECK:       # %bb.0:
 300 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 301 ; CHECK-NEXT:    vid.v v9
 302 ; CHECK-NEXT:    vrsub.vi v10, v9, 7
 303 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 304 ; CHECK-NEXT:    vmv.v.v v8, v9
 305 ; CHECK-NEXT:    ret
 306   %res = call <8 x i16> @llvm.vector.reverse.v8i16(<8 x i16> %a)
 307   ret <8 x i16> %res
 308 }
 309
 310 define <16 x i16> @reverse_v16i16(<16 x i16> %a) {
 311 ; CHECK-LABEL: reverse_v16i16:
 312 ; CHECK:       # %bb.0:
 313 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 314 ; CHECK-NEXT:    vid.v v10
 315 ; CHECK-NEXT:    vrsub.vi v12, v10, 15
 316 ; CHECK-NEXT:    vrgather.vv v10, v8, v12
 317 ; CHECK-NEXT:    vmv.v.v v8, v10
 318 ; CHECK-NEXT:    ret
 319   %res = call <16 x i16> @llvm.vector.reverse.v16i16(<16 x i16> %a)
 320   ret <16 x i16> %res
 321 }
 322
 323 define <32 x i16> @reverse_v32i16(<32 x i16> %a) {
 324 ; CHECK-LABEL: reverse_v32i16:
 325 ; CHECK:       # %bb.0:
 326 ; CHECK-NEXT:    li a0, 32
 327 ; CHECK-NEXT:    lui a1, %hi(.LCPI19_0)
 328 ; CHECK-NEXT:    addi a1, a1, %lo(.LCPI19_0)
 329 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 330 ; CHECK-NEXT:    vle8.v v12, (a1)
 331 ; CHECK-NEXT:    vsext.vf2 v16, v12
 332 ; CHECK-NEXT:    vrgather.vv v12, v8, v16
 333 ; CHECK-NEXT:    vmv.v.v v8, v12
 334 ; CHECK-NEXT:    ret
 335   %res = call <32 x i16> @llvm.vector.reverse.v32i16(<32 x i16> %a)
 336   ret <32 x i16> %res
 337 }
 338
 339 define <1 x i32> @reverse_v1i32(<1 x i32> %a) {
 340 ; CHECK-LABEL: reverse_v1i32:
 341 ; CHECK:       # %bb.0:
 342 ; CHECK-NEXT:    ret
 343   %res = call <1 x i32> @llvm.vector.reverse.v1i32(<1 x i32> %a)
 344   ret <1 x i32> %res
 345 }
 346
 347 define <2 x i32> @reverse_v2i32(<2 x i32> %a) {
 348 ; NO-ZVBB-LABEL: reverse_v2i32:
 349 ; NO-ZVBB:       # %bb.0:
 350 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 351 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
 352 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
 353 ; NO-ZVBB-NEXT:    vmv1r.v v8, v9
 354 ; NO-ZVBB-NEXT:    ret
 355 ;
 356 ; ZVBB-LABEL: reverse_v2i32:
 357 ; ZVBB:       # %bb.0:
 358 ; ZVBB-NEXT:    vsetivli zero, 1, e64, m1, ta, ma
 359 ; ZVBB-NEXT:    vror.vi v8, v8, 32
 360 ; ZVBB-NEXT:    ret
 361   %res = call <2 x i32> @llvm.vector.reverse.v2i32(<2 x i32> %a)
 362   ret <2 x i32> %res
 363 }
 364
 365 define <4 x i32> @reverse_v4i32(<4 x i32> %a) {
 366 ; CHECK-LABEL: reverse_v4i32:
 367 ; CHECK:       # %bb.0:
 368 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 369 ; CHECK-NEXT:    vid.v v9
 370 ; CHECK-NEXT:    vrsub.vi v10, v9, 3
 371 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 372 ; CHECK-NEXT:    vmv.v.v v8, v9
 373 ; CHECK-NEXT:    ret
 374   %res = call <4 x i32> @llvm.vector.reverse.v4i32(<4 x i32> %a)
 375   ret <4 x i32> %res
 376 }
 377
 378 define <8 x i32> @reverse_v8i32(<8 x i32> %a) {
 379 ; CHECK-LABEL: reverse_v8i32:
 380 ; CHECK:       # %bb.0:
 381 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 382 ; CHECK-NEXT:    vid.v v10
 383 ; CHECK-NEXT:    vrsub.vi v12, v10, 7
 384 ; CHECK-NEXT:    vsetvli zero, zero, e32, m2, ta, ma
 385 ; CHECK-NEXT:    vrgatherei16.vv v10, v8, v12
 386 ; CHECK-NEXT:    vmv.v.v v8, v10
 387 ; CHECK-NEXT:    ret
 388   %res = call <8 x i32> @llvm.vector.reverse.v8i32(<8 x i32> %a)
 389   ret <8 x i32> %res
 390 }
 391
 392 define <16 x i32> @reverse_v16i32(<16 x i32> %a) {
 393 ; CHECK-LABEL: reverse_v16i32:
 394 ; CHECK:       # %bb.0:
 395 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 396 ; CHECK-NEXT:    vid.v v12
 397 ; CHECK-NEXT:    vrsub.vi v16, v12, 15
 398 ; CHECK-NEXT:    vsetvli zero, zero, e32, m4, ta, ma
 399 ; CHECK-NEXT:    vrgatherei16.vv v12, v8, v16
 400 ; CHECK-NEXT:    vmv.v.v v8, v12
 401 ; CHECK-NEXT:    ret
 402   %res = call <16 x i32> @llvm.vector.reverse.v16i32(<16 x i32> %a)
 403   ret <16 x i32> %res
 404 }
 405
 406 define <1 x i64> @reverse_v1i64(<1 x i64> %a) {
 407 ; CHECK-LABEL: reverse_v1i64:
 408 ; CHECK:       # %bb.0:
 409 ; CHECK-NEXT:    ret
 410   %res = call <1 x i64> @llvm.vector.reverse.v1i64(<1 x i64> %a)
 411   ret <1 x i64> %res
 412 }
 413
 414 define <2 x i64> @reverse_v2i64(<2 x i64> %a) {
 415 ; CHECK-LABEL: reverse_v2i64:
 416 ; CHECK:       # %bb.0:
 417 ; CHECK-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 418 ; CHECK-NEXT:    vslidedown.vi v9, v8, 1
 419 ; CHECK-NEXT:    vslideup.vi v9, v8, 1
 420 ; CHECK-NEXT:    vmv.v.v v8, v9
 421 ; CHECK-NEXT:    ret
 422   %res = call <2 x i64> @llvm.vector.reverse.v2i64(<2 x i64> %a)
 423   ret <2 x i64> %res
 424 }
 425
 426 define <4 x i64> @reverse_v4i64(<4 x i64> %a) {
 427 ; CHECK-LABEL: reverse_v4i64:
 428 ; CHECK:       # %bb.0:
 429 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 430 ; CHECK-NEXT:    vid.v v10
 431 ; CHECK-NEXT:    vrsub.vi v12, v10, 3
 432 ; CHECK-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 433 ; CHECK-NEXT:    vrgatherei16.vv v10, v8, v12
 434 ; CHECK-NEXT:    vmv.v.v v8, v10
 435 ; CHECK-NEXT:    ret
 436   %res = call <4 x i64> @llvm.vector.reverse.v4i64(<4 x i64> %a)
 437   ret <4 x i64> %res
 438 }
 439
 440 define <8 x i64> @reverse_v8i64(<8 x i64> %a) {
 441 ; CHECK-LABEL: reverse_v8i64:
 442 ; CHECK:       # %bb.0:
 443 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 444 ; CHECK-NEXT:    vid.v v12
 445 ; CHECK-NEXT:    vrsub.vi v16, v12, 7
 446 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 447 ; CHECK-NEXT:    vrgatherei16.vv v12, v8, v16
 448 ; CHECK-NEXT:    vmv.v.v v8, v12
 449 ; CHECK-NEXT:    ret
 450   %res = call <8 x i64> @llvm.vector.reverse.v8i64(<8 x i64> %a)
 451   ret <8 x i64> %res
 452 }
 453
 454
 455 define <1 x half> @reverse_v1f16(<1 x half> %a) {
 456 ; CHECK-LABEL: reverse_v1f16:
 457 ; CHECK:       # %bb.0:
 458 ; CHECK-NEXT:    ret
 459   %res = call <1 x half> @llvm.vector.reverse.v1f16(<1 x half> %a)
 460   ret <1 x half> %res
 461 }
 462
 463 define <2 x half> @reverse_v2f16(<2 x half> %a) {
 464 ; NO-ZVBB-LABEL: reverse_v2f16:
 465 ; NO-ZVBB:       # %bb.0:
 466 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e16, mf4, ta, ma
 467 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
 468 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
 469 ; NO-ZVBB-NEXT:    vmv1r.v v8, v9
 470 ; NO-ZVBB-NEXT:    ret
 471 ;
 472 ; ZVBB-LABEL: reverse_v2f16:
 473 ; ZVBB:       # %bb.0:
 474 ; ZVBB-NEXT:    vsetivli zero, 1, e32, mf2, ta, ma
 475 ; ZVBB-NEXT:    vror.vi v8, v8, 16
 476 ; ZVBB-NEXT:    ret
 477   %res = call <2 x half> @llvm.vector.reverse.v2f16(<2 x half> %a)
 478   ret <2 x half> %res
 479 }
 480
 481 define <4 x half> @reverse_v4f16(<4 x half> %a) {
 482 ; CHECK-LABEL: reverse_v4f16:
 483 ; CHECK:       # %bb.0:
 484 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 485 ; CHECK-NEXT:    vid.v v9
 486 ; CHECK-NEXT:    vrsub.vi v10, v9, 3
 487 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 488 ; CHECK-NEXT:    vmv1r.v v8, v9
 489 ; CHECK-NEXT:    ret
 490   %res = call <4 x half> @llvm.vector.reverse.v4f16(<4 x half> %a)
 491   ret <4 x half> %res
 492 }
 493
 494 define <8 x half> @reverse_v8f16(<8 x half> %a) {
 495 ; CHECK-LABEL: reverse_v8f16:
 496 ; CHECK:       # %bb.0:
 497 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 498 ; CHECK-NEXT:    vid.v v9
 499 ; CHECK-NEXT:    vrsub.vi v10, v9, 7
 500 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 501 ; CHECK-NEXT:    vmv.v.v v8, v9
 502 ; CHECK-NEXT:    ret
 503   %res = call <8 x half> @llvm.vector.reverse.v8f16(<8 x half> %a)
 504   ret <8 x half> %res
 505 }
 506
 507 define <16 x half> @reverse_v16f16(<16 x half> %a) {
 508 ; CHECK-LABEL: reverse_v16f16:
 509 ; CHECK:       # %bb.0:
 510 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 511 ; CHECK-NEXT:    vid.v v10
 512 ; CHECK-NEXT:    vrsub.vi v12, v10, 15
 513 ; CHECK-NEXT:    vrgather.vv v10, v8, v12
 514 ; CHECK-NEXT:    vmv.v.v v8, v10
 515 ; CHECK-NEXT:    ret
 516   %res = call <16 x half> @llvm.vector.reverse.v16f16(<16 x half> %a)
 517   ret <16 x half> %res
 518 }
 519
 520 define <32 x half> @reverse_v32f16(<32 x half> %a) {
 521 ; CHECK-LABEL: reverse_v32f16:
 522 ; CHECK:       # %bb.0:
 523 ; CHECK-NEXT:    li a0, 32
 524 ; CHECK-NEXT:    lui a1, %hi(.LCPI34_0)
 525 ; CHECK-NEXT:    addi a1, a1, %lo(.LCPI34_0)
 526 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 527 ; CHECK-NEXT:    vle8.v v12, (a1)
 528 ; CHECK-NEXT:    vsext.vf2 v16, v12
 529 ; CHECK-NEXT:    vrgather.vv v12, v8, v16
 530 ; CHECK-NEXT:    vmv.v.v v8, v12
 531 ; CHECK-NEXT:    ret
 532   %res = call <32 x half> @llvm.vector.reverse.v32f16(<32 x half> %a)
 533   ret <32 x half> %res
 534 }
 535
 536 define <1 x float> @reverse_v1f32(<1 x float> %a) {
 537 ; CHECK-LABEL: reverse_v1f32:
 538 ; CHECK:       # %bb.0:
 539 ; CHECK-NEXT:    ret
 540   %res = call <1 x float> @llvm.vector.reverse.v1f32(<1 x float> %a)
 541   ret <1 x float> %res
 542 }
 543
 544 define <2 x float> @reverse_v2f32(<2 x float> %a) {
 545 ; NO-ZVBB-LABEL: reverse_v2f32:
 546 ; NO-ZVBB:       # %bb.0:
 547 ; NO-ZVBB-NEXT:    vsetivli zero, 2, e32, mf2, ta, ma
 548 ; NO-ZVBB-NEXT:    vslidedown.vi v9, v8, 1
 549 ; NO-ZVBB-NEXT:    vslideup.vi v9, v8, 1
 550 ; NO-ZVBB-NEXT:    vmv1r.v v8, v9
 551 ; NO-ZVBB-NEXT:    ret
 552 ;
 553 ; ZVBB-LABEL: reverse_v2f32:
 554 ; ZVBB:       # %bb.0:
 555 ; ZVBB-NEXT:    vsetivli zero, 1, e64, m1, ta, ma
 556 ; ZVBB-NEXT:    vror.vi v8, v8, 32
 557 ; ZVBB-NEXT:    ret
 558   %res = call <2 x float> @llvm.vector.reverse.v2f32(<2 x float> %a)
 559   ret <2 x float> %res
 560 }
 561
 562 define <4 x float> @reverse_v4f32(<4 x float> %a) {
 563 ; CHECK-LABEL: reverse_v4f32:
 564 ; CHECK:       # %bb.0:
 565 ; CHECK-NEXT:    vsetivli zero, 4, e32, m1, ta, ma
 566 ; CHECK-NEXT:    vid.v v9
 567 ; CHECK-NEXT:    vrsub.vi v10, v9, 3
 568 ; CHECK-NEXT:    vrgather.vv v9, v8, v10
 569 ; CHECK-NEXT:    vmv.v.v v8, v9
 570 ; CHECK-NEXT:    ret
 571   %res = call <4 x float> @llvm.vector.reverse.v4f32(<4 x float> %a)
 572   ret <4 x float> %res
 573 }
 574
 575 define <8 x float> @reverse_v8f32(<8 x float> %a) {
 576 ; CHECK-LABEL: reverse_v8f32:
 577 ; CHECK:       # %bb.0:
 578 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 579 ; CHECK-NEXT:    vid.v v10
 580 ; CHECK-NEXT:    vrsub.vi v12, v10, 7
 581 ; CHECK-NEXT:    vsetvli zero, zero, e32, m2, ta, ma
 582 ; CHECK-NEXT:    vrgatherei16.vv v10, v8, v12
 583 ; CHECK-NEXT:    vmv.v.v v8, v10
 584 ; CHECK-NEXT:    ret
 585   %res = call <8 x float> @llvm.vector.reverse.v8f32(<8 x float> %a)
 586   ret <8 x float> %res
 587 }
 588
 589 define <16 x float> @reverse_v16f32(<16 x float> %a) {
 590 ; CHECK-LABEL: reverse_v16f32:
 591 ; CHECK:       # %bb.0:
 592 ; CHECK-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 593 ; CHECK-NEXT:    vid.v v12
 594 ; CHECK-NEXT:    vrsub.vi v16, v12, 15
 595 ; CHECK-NEXT:    vsetvli zero, zero, e32, m4, ta, ma
 596 ; CHECK-NEXT:    vrgatherei16.vv v12, v8, v16
 597 ; CHECK-NEXT:    vmv.v.v v8, v12
 598 ; CHECK-NEXT:    ret
 599   %res = call <16 x float> @llvm.vector.reverse.v16f32(<16 x float> %a)
 600   ret <16 x float> %res
 601 }
 602
 603 define <1 x double> @reverse_v1f64(<1 x double> %a) {
 604 ; CHECK-LABEL: reverse_v1f64:
 605 ; CHECK:       # %bb.0:
 606 ; CHECK-NEXT:    ret
 607   %res = call <1 x double> @llvm.vector.reverse.v1f64(<1 x double> %a)
 608   ret <1 x double> %res
 609 }
 610
 611 define <2 x double> @reverse_v2f64(<2 x double> %a) {
 612 ; CHECK-LABEL: reverse_v2f64:
 613 ; CHECK:       # %bb.0:
 614 ; CHECK-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 615 ; CHECK-NEXT:    vslidedown.vi v9, v8, 1
 616 ; CHECK-NEXT:    vslideup.vi v9, v8, 1
 617 ; CHECK-NEXT:    vmv.v.v v8, v9
 618 ; CHECK-NEXT:    ret
 619   %res = call <2 x double> @llvm.vector.reverse.v2f64(<2 x double> %a)
 620   ret <2 x double> %res
 621 }
 622
 623 define <4 x double> @reverse_v4f64(<4 x double> %a) {
 624 ; CHECK-LABEL: reverse_v4f64:
 625 ; CHECK:       # %bb.0:
 626 ; CHECK-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 627 ; CHECK-NEXT:    vid.v v10
 628 ; CHECK-NEXT:    vrsub.vi v12, v10, 3
 629 ; CHECK-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 630 ; CHECK-NEXT:    vrgatherei16.vv v10, v8, v12
 631 ; CHECK-NEXT:    vmv.v.v v8, v10
 632 ; CHECK-NEXT:    ret
 633   %res = call <4 x double> @llvm.vector.reverse.v4f64(<4 x double> %a)
 634   ret <4 x double> %res
 635 }
 636
 637 define <8 x double> @reverse_v8f64(<8 x double> %a) {
 638 ; CHECK-LABEL: reverse_v8f64:
 639 ; CHECK:       # %bb.0:
 640 ; CHECK-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 641 ; CHECK-NEXT:    vid.v v12
 642 ; CHECK-NEXT:    vrsub.vi v16, v12, 7
 643 ; CHECK-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 644 ; CHECK-NEXT:    vrgatherei16.vv v12, v8, v16
 645 ; CHECK-NEXT:    vmv.v.v v8, v12
 646 ; CHECK-NEXT:    ret
 647   %res = call <8 x double> @llvm.vector.reverse.v8f64(<8 x double> %a)
 648   ret <8 x double> %res
 649 }
 650
 651
 652 define <3 x i64> @reverse_v3i64(<3 x i64> %a) {
 653 ; RV32-BITS-UNKNOWN-LABEL: reverse_v3i64:
 654 ; RV32-BITS-UNKNOWN:       # %bb.0:
 655 ; RV32-BITS-UNKNOWN-NEXT:    lui a0, %hi(.LCPI44_0)
 656 ; RV32-BITS-UNKNOWN-NEXT:    addi a0, a0, %lo(.LCPI44_0)
 657 ; RV32-BITS-UNKNOWN-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 658 ; RV32-BITS-UNKNOWN-NEXT:    vle16.v v12, (a0)
 659 ; RV32-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v10, v8, v12
 660 ; RV32-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v10
 661 ; RV32-BITS-UNKNOWN-NEXT:    ret
 662 ;
 663 ; RV32-BITS-256-LABEL: reverse_v3i64:
 664 ; RV32-BITS-256:       # %bb.0:
 665 ; RV32-BITS-256-NEXT:    lui a0, %hi(.LCPI44_0)
 666 ; RV32-BITS-256-NEXT:    addi a0, a0, %lo(.LCPI44_0)
 667 ; RV32-BITS-256-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 668 ; RV32-BITS-256-NEXT:    vle16.v v12, (a0)
 669 ; RV32-BITS-256-NEXT:    vrgatherei16.vv v10, v8, v12
 670 ; RV32-BITS-256-NEXT:    vmv.v.v v8, v10
 671 ; RV32-BITS-256-NEXT:    ret
 672 ;
 673 ; RV32-BITS-512-LABEL: reverse_v3i64:
 674 ; RV32-BITS-512:       # %bb.0:
 675 ; RV32-BITS-512-NEXT:    lui a0, %hi(.LCPI44_0)
 676 ; RV32-BITS-512-NEXT:    addi a0, a0, %lo(.LCPI44_0)
 677 ; RV32-BITS-512-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 678 ; RV32-BITS-512-NEXT:    vle16.v v12, (a0)
 679 ; RV32-BITS-512-NEXT:    vrgatherei16.vv v10, v8, v12
 680 ; RV32-BITS-512-NEXT:    vmv.v.v v8, v10
 681 ; RV32-BITS-512-NEXT:    ret
 682 ;
 683 ; RV64-BITS-UNKNOWN-LABEL: reverse_v3i64:
 684 ; RV64-BITS-UNKNOWN:       # %bb.0:
 685 ; RV64-BITS-UNKNOWN-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 686 ; RV64-BITS-UNKNOWN-NEXT:    vid.v v10
 687 ; RV64-BITS-UNKNOWN-NEXT:    vrsub.vi v12, v10, 2
 688 ; RV64-BITS-UNKNOWN-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 689 ; RV64-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v10, v8, v12
 690 ; RV64-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v10
 691 ; RV64-BITS-UNKNOWN-NEXT:    ret
 692 ;
 693 ; RV64-BITS-256-LABEL: reverse_v3i64:
 694 ; RV64-BITS-256:       # %bb.0:
 695 ; RV64-BITS-256-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 696 ; RV64-BITS-256-NEXT:    vid.v v10
 697 ; RV64-BITS-256-NEXT:    vrsub.vi v12, v10, 2
 698 ; RV64-BITS-256-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 699 ; RV64-BITS-256-NEXT:    vrgatherei16.vv v10, v8, v12
 700 ; RV64-BITS-256-NEXT:    vmv.v.v v8, v10
 701 ; RV64-BITS-256-NEXT:    ret
 702 ;
 703 ; RV64-BITS-512-LABEL: reverse_v3i64:
 704 ; RV64-BITS-512:       # %bb.0:
 705 ; RV64-BITS-512-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 706 ; RV64-BITS-512-NEXT:    vid.v v10
 707 ; RV64-BITS-512-NEXT:    vrsub.vi v12, v10, 2
 708 ; RV64-BITS-512-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 709 ; RV64-BITS-512-NEXT:    vrgatherei16.vv v10, v8, v12
 710 ; RV64-BITS-512-NEXT:    vmv.v.v v8, v10
 711 ; RV64-BITS-512-NEXT:    ret
 712 ;
 713 ; RV32-ZVBB-LABEL: reverse_v3i64:
 714 ; RV32-ZVBB:       # %bb.0:
 715 ; RV32-ZVBB-NEXT:    lui a0, %hi(.LCPI44_0)
 716 ; RV32-ZVBB-NEXT:    addi a0, a0, %lo(.LCPI44_0)
 717 ; RV32-ZVBB-NEXT:    vsetivli zero, 8, e32, m2, ta, ma
 718 ; RV32-ZVBB-NEXT:    vle16.v v12, (a0)
 719 ; RV32-ZVBB-NEXT:    vrgatherei16.vv v10, v8, v12
 720 ; RV32-ZVBB-NEXT:    vmv.v.v v8, v10
 721 ; RV32-ZVBB-NEXT:    ret
 722 ;
 723 ; RV64-ZVBB-LABEL: reverse_v3i64:
 724 ; RV64-ZVBB:       # %bb.0:
 725 ; RV64-ZVBB-NEXT:    vsetivli zero, 4, e16, mf2, ta, ma
 726 ; RV64-ZVBB-NEXT:    vid.v v10
 727 ; RV64-ZVBB-NEXT:    vrsub.vi v12, v10, 2
 728 ; RV64-ZVBB-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
 729 ; RV64-ZVBB-NEXT:    vrgatherei16.vv v10, v8, v12
 730 ; RV64-ZVBB-NEXT:    vmv.v.v v8, v10
 731 ; RV64-ZVBB-NEXT:    ret
 732   %res = call <3 x i64> @llvm.vector.reverse.v3i64(<3 x i64> %a)
 733   ret <3 x i64> %res
 734 }
 735
 736 define <6 x i64> @reverse_v6i64(<6 x i64> %a) {
 737 ; RV32-BITS-UNKNOWN-LABEL: reverse_v6i64:
 738 ; RV32-BITS-UNKNOWN:       # %bb.0:
 739 ; RV32-BITS-UNKNOWN-NEXT:    lui a0, %hi(.LCPI45_0)
 740 ; RV32-BITS-UNKNOWN-NEXT:    addi a0, a0, %lo(.LCPI45_0)
 741 ; RV32-BITS-UNKNOWN-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 742 ; RV32-BITS-UNKNOWN-NEXT:    vle16.v v16, (a0)
 743 ; RV32-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v12, v8, v16
 744 ; RV32-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v12
 745 ; RV32-BITS-UNKNOWN-NEXT:    ret
 746 ;
 747 ; RV32-BITS-256-LABEL: reverse_v6i64:
 748 ; RV32-BITS-256:       # %bb.0:
 749 ; RV32-BITS-256-NEXT:    lui a0, %hi(.LCPI45_0)
 750 ; RV32-BITS-256-NEXT:    addi a0, a0, %lo(.LCPI45_0)
 751 ; RV32-BITS-256-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 752 ; RV32-BITS-256-NEXT:    vle16.v v16, (a0)
 753 ; RV32-BITS-256-NEXT:    vrgatherei16.vv v12, v8, v16
 754 ; RV32-BITS-256-NEXT:    vmv.v.v v8, v12
 755 ; RV32-BITS-256-NEXT:    ret
 756 ;
 757 ; RV32-BITS-512-LABEL: reverse_v6i64:
 758 ; RV32-BITS-512:       # %bb.0:
 759 ; RV32-BITS-512-NEXT:    lui a0, %hi(.LCPI45_0)
 760 ; RV32-BITS-512-NEXT:    addi a0, a0, %lo(.LCPI45_0)
 761 ; RV32-BITS-512-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 762 ; RV32-BITS-512-NEXT:    vle16.v v16, (a0)
 763 ; RV32-BITS-512-NEXT:    vrgatherei16.vv v12, v8, v16
 764 ; RV32-BITS-512-NEXT:    vmv.v.v v8, v12
 765 ; RV32-BITS-512-NEXT:    ret
 766 ;
 767 ; RV64-BITS-UNKNOWN-LABEL: reverse_v6i64:
 768 ; RV64-BITS-UNKNOWN:       # %bb.0:
 769 ; RV64-BITS-UNKNOWN-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 770 ; RV64-BITS-UNKNOWN-NEXT:    vid.v v12
 771 ; RV64-BITS-UNKNOWN-NEXT:    vrsub.vi v16, v12, 5
 772 ; RV64-BITS-UNKNOWN-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 773 ; RV64-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v12, v8, v16
 774 ; RV64-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v12
 775 ; RV64-BITS-UNKNOWN-NEXT:    ret
 776 ;
 777 ; RV64-BITS-256-LABEL: reverse_v6i64:
 778 ; RV64-BITS-256:       # %bb.0:
 779 ; RV64-BITS-256-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 780 ; RV64-BITS-256-NEXT:    vid.v v12
 781 ; RV64-BITS-256-NEXT:    vrsub.vi v16, v12, 5
 782 ; RV64-BITS-256-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 783 ; RV64-BITS-256-NEXT:    vrgatherei16.vv v12, v8, v16
 784 ; RV64-BITS-256-NEXT:    vmv.v.v v8, v12
 785 ; RV64-BITS-256-NEXT:    ret
 786 ;
 787 ; RV64-BITS-512-LABEL: reverse_v6i64:
 788 ; RV64-BITS-512:       # %bb.0:
 789 ; RV64-BITS-512-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 790 ; RV64-BITS-512-NEXT:    vid.v v12
 791 ; RV64-BITS-512-NEXT:    vrsub.vi v16, v12, 5
 792 ; RV64-BITS-512-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 793 ; RV64-BITS-512-NEXT:    vrgatherei16.vv v12, v8, v16
 794 ; RV64-BITS-512-NEXT:    vmv.v.v v8, v12
 795 ; RV64-BITS-512-NEXT:    ret
 796 ;
 797 ; RV32-ZVBB-LABEL: reverse_v6i64:
 798 ; RV32-ZVBB:       # %bb.0:
 799 ; RV32-ZVBB-NEXT:    lui a0, %hi(.LCPI45_0)
 800 ; RV32-ZVBB-NEXT:    addi a0, a0, %lo(.LCPI45_0)
 801 ; RV32-ZVBB-NEXT:    vsetivli zero, 16, e32, m4, ta, ma
 802 ; RV32-ZVBB-NEXT:    vle16.v v16, (a0)
 803 ; RV32-ZVBB-NEXT:    vrgatherei16.vv v12, v8, v16
 804 ; RV32-ZVBB-NEXT:    vmv.v.v v8, v12
 805 ; RV32-ZVBB-NEXT:    ret
 806 ;
 807 ; RV64-ZVBB-LABEL: reverse_v6i64:
 808 ; RV64-ZVBB:       # %bb.0:
 809 ; RV64-ZVBB-NEXT:    vsetivli zero, 8, e16, m1, ta, ma
 810 ; RV64-ZVBB-NEXT:    vid.v v12
 811 ; RV64-ZVBB-NEXT:    vrsub.vi v16, v12, 5
 812 ; RV64-ZVBB-NEXT:    vsetvli zero, zero, e64, m4, ta, ma
 813 ; RV64-ZVBB-NEXT:    vrgatherei16.vv v12, v8, v16
 814 ; RV64-ZVBB-NEXT:    vmv.v.v v8, v12
 815 ; RV64-ZVBB-NEXT:    ret
 816   %res = call <6 x i64> @llvm.vector.reverse.v6i64(<6 x i64> %a)
 817   ret <6 x i64> %res
 818 }
 819
 820 define <12 x i64> @reverse_v12i64(<12 x i64> %a) {
 821 ; RV32-BITS-UNKNOWN-LABEL: reverse_v12i64:
 822 ; RV32-BITS-UNKNOWN:       # %bb.0:
 823 ; RV32-BITS-UNKNOWN-NEXT:    li a0, 32
 824 ; RV32-BITS-UNKNOWN-NEXT:    lui a1, %hi(.LCPI46_0)
 825 ; RV32-BITS-UNKNOWN-NEXT:    addi a1, a1, %lo(.LCPI46_0)
 826 ; RV32-BITS-UNKNOWN-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 827 ; RV32-BITS-UNKNOWN-NEXT:    vle16.v v24, (a1)
 828 ; RV32-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v16, v8, v24
 829 ; RV32-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v16
 830 ; RV32-BITS-UNKNOWN-NEXT:    ret
 831 ;
 832 ; RV32-BITS-256-LABEL: reverse_v12i64:
 833 ; RV32-BITS-256:       # %bb.0:
 834 ; RV32-BITS-256-NEXT:    li a0, 32
 835 ; RV32-BITS-256-NEXT:    lui a1, %hi(.LCPI46_0)
 836 ; RV32-BITS-256-NEXT:    addi a1, a1, %lo(.LCPI46_0)
 837 ; RV32-BITS-256-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 838 ; RV32-BITS-256-NEXT:    vle16.v v24, (a1)
 839 ; RV32-BITS-256-NEXT:    vrgatherei16.vv v16, v8, v24
 840 ; RV32-BITS-256-NEXT:    vmv.v.v v8, v16
 841 ; RV32-BITS-256-NEXT:    ret
 842 ;
 843 ; RV32-BITS-512-LABEL: reverse_v12i64:
 844 ; RV32-BITS-512:       # %bb.0:
 845 ; RV32-BITS-512-NEXT:    li a0, 32
 846 ; RV32-BITS-512-NEXT:    lui a1, %hi(.LCPI46_0)
 847 ; RV32-BITS-512-NEXT:    addi a1, a1, %lo(.LCPI46_0)
 848 ; RV32-BITS-512-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 849 ; RV32-BITS-512-NEXT:    vle16.v v24, (a1)
 850 ; RV32-BITS-512-NEXT:    vrgatherei16.vv v16, v8, v24
 851 ; RV32-BITS-512-NEXT:    vmv.v.v v8, v16
 852 ; RV32-BITS-512-NEXT:    ret
 853 ;
 854 ; RV64-BITS-UNKNOWN-LABEL: reverse_v12i64:
 855 ; RV64-BITS-UNKNOWN:       # %bb.0:
 856 ; RV64-BITS-UNKNOWN-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 857 ; RV64-BITS-UNKNOWN-NEXT:    vid.v v16
 858 ; RV64-BITS-UNKNOWN-NEXT:    vrsub.vi v24, v16, 11
 859 ; RV64-BITS-UNKNOWN-NEXT:    vsetvli zero, zero, e64, m8, ta, ma
 860 ; RV64-BITS-UNKNOWN-NEXT:    vrgatherei16.vv v16, v8, v24
 861 ; RV64-BITS-UNKNOWN-NEXT:    vmv.v.v v8, v16
 862 ; RV64-BITS-UNKNOWN-NEXT:    ret
 863 ;
 864 ; RV64-BITS-256-LABEL: reverse_v12i64:
 865 ; RV64-BITS-256:       # %bb.0:
 866 ; RV64-BITS-256-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 867 ; RV64-BITS-256-NEXT:    vid.v v16
 868 ; RV64-BITS-256-NEXT:    vrsub.vi v24, v16, 11
 869 ; RV64-BITS-256-NEXT:    vsetvli zero, zero, e64, m8, ta, ma
 870 ; RV64-BITS-256-NEXT:    vrgatherei16.vv v16, v8, v24
 871 ; RV64-BITS-256-NEXT:    vmv.v.v v8, v16
 872 ; RV64-BITS-256-NEXT:    ret
 873 ;
 874 ; RV64-BITS-512-LABEL: reverse_v12i64:
 875 ; RV64-BITS-512:       # %bb.0:
 876 ; RV64-BITS-512-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 877 ; RV64-BITS-512-NEXT:    vid.v v16
 878 ; RV64-BITS-512-NEXT:    vrsub.vi v24, v16, 11
 879 ; RV64-BITS-512-NEXT:    vsetvli zero, zero, e64, m8, ta, ma
 880 ; RV64-BITS-512-NEXT:    vrgatherei16.vv v16, v8, v24
 881 ; RV64-BITS-512-NEXT:    vmv.v.v v8, v16
 882 ; RV64-BITS-512-NEXT:    ret
 883 ;
 884 ; RV32-ZVBB-LABEL: reverse_v12i64:
 885 ; RV32-ZVBB:       # %bb.0:
 886 ; RV32-ZVBB-NEXT:    li a0, 32
 887 ; RV32-ZVBB-NEXT:    lui a1, %hi(.LCPI46_0)
 888 ; RV32-ZVBB-NEXT:    addi a1, a1, %lo(.LCPI46_0)
 889 ; RV32-ZVBB-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 890 ; RV32-ZVBB-NEXT:    vle16.v v24, (a1)
 891 ; RV32-ZVBB-NEXT:    vrgatherei16.vv v16, v8, v24
 892 ; RV32-ZVBB-NEXT:    vmv.v.v v8, v16
 893 ; RV32-ZVBB-NEXT:    ret
 894 ;
 895 ; RV64-ZVBB-LABEL: reverse_v12i64:
 896 ; RV64-ZVBB:       # %bb.0:
 897 ; RV64-ZVBB-NEXT:    vsetivli zero, 16, e16, m2, ta, ma
 898 ; RV64-ZVBB-NEXT:    vid.v v16
 899 ; RV64-ZVBB-NEXT:    vrsub.vi v24, v16, 11
 900 ; RV64-ZVBB-NEXT:    vsetvli zero, zero, e64, m8, ta, ma
 901 ; RV64-ZVBB-NEXT:    vrgatherei16.vv v16, v8, v24
 902 ; RV64-ZVBB-NEXT:    vmv.v.v v8, v16
 903 ; RV64-ZVBB-NEXT:    ret
 904   %res = call <12 x i64> @llvm.vector.reverse.v12i64(<12 x i64> %a)
 905   ret <12 x i64> %res
 906 }
 907
 908 declare <2 x i1> @llvm.vector.reverse.v2i1(<2 x i1>)
 909 declare <4 x i1> @llvm.vector.reverse.v4i1(<4 x i1>)
 910 declare <8 x i1> @llvm.vector.reverse.v8i1(<8 x i1>)
 911 declare <16 x i1> @llvm.vector.reverse.v16i1(<16 x i1>)
 912 declare <32 x i1> @llvm.vector.reverse.v32i1(<32 x i1>)
 913 declare <64 x i1> @llvm.vector.reverse.v64i1(<64 x i1>)
 914 declare <128 x i1> @llvm.vector.reverse.v128i1(<128 x i1>)
 915 declare <1 x i8> @llvm.vector.reverse.v1i8(<1 x i8>)
 916 declare <2 x i8> @llvm.vector.reverse.v2i8(<2 x i8>)
 917 declare <4 x i8> @llvm.vector.reverse.v4i8(<4 x i8>)
 918 declare <8 x i8> @llvm.vector.reverse.v8i8(<8 x i8>)
 919 declare <16 x i8> @llvm.vector.reverse.v16i8(<16 x i8>)
 920 declare <32 x i8> @llvm.vector.reverse.v32i8(<32 x i8>)
 921 declare <64 x i8> @llvm.vector.reverse.v64i8(<64 x i8>)
 922 declare <1 x i16> @llvm.vector.reverse.v1i16(<1 x i16>)
 923 declare <2 x i16> @llvm.vector.reverse.v2i16(<2 x i16>)
 924 declare <4 x i16> @llvm.vector.reverse.v4i16(<4 x i16>)
 925 declare <8 x i16> @llvm.vector.reverse.v8i16(<8 x i16>)
 926 declare <16 x i16> @llvm.vector.reverse.v16i16(<16 x i16>)
 927 declare <32 x i16> @llvm.vector.reverse.v32i16(<32 x i16>)
 928 declare <1 x i32> @llvm.vector.reverse.v1i32(<1 x i32>)
 929 declare <2 x i32> @llvm.vector.reverse.v2i32(<2 x i32>)
 930 declare <4 x i32> @llvm.vector.reverse.v4i32(<4 x i32>)
 931 declare <8 x i32> @llvm.vector.reverse.v8i32(<8 x i32>)
 932 declare <16 x i32> @llvm.vector.reverse.v16i32(<16 x i32>)
 933 declare <1 x i64> @llvm.vector.reverse.v1i64(<1 x i64>)
 934 declare <2 x i64> @llvm.vector.reverse.v2i64(<2 x i64>)
 935 declare <4 x i64> @llvm.vector.reverse.v4i64(<4 x i64>)
 936 declare <8 x i64> @llvm.vector.reverse.v8i64(<8 x i64>)
 937 declare <1 x half> @llvm.vector.reverse.v1f16(<1 x half>)
 938 declare <2 x half> @llvm.vector.reverse.v2f16(<2 x half>)
 939 declare <4 x half> @llvm.vector.reverse.v4f16(<4 x half>)
 940 declare <8 x half> @llvm.vector.reverse.v8f16(<8 x half>)
 941 declare <16 x half> @llvm.vector.reverse.v16f16(<16 x half>)
 942 declare <32 x half> @llvm.vector.reverse.v32f16(<32 x half>)
 943 declare <1 x float> @llvm.vector.reverse.v1f32(<1 x float>)
 944 declare <2 x float> @llvm.vector.reverse.v2f32(<2 x float>)
 945 declare <4 x float> @llvm.vector.reverse.v4f32(<4 x float>)
 946 declare <8 x float> @llvm.vector.reverse.v8f32(<8 x float>)
 947 declare <16 x float> @llvm.vector.reverse.v16f32(<16 x float>)
 948 declare <1 x double> @llvm.vector.reverse.v1f64(<1 x double>)
 949 declare <2 x double> @llvm.vector.reverse.v2f64(<2 x double>)
 950 declare <4 x double> @llvm.vector.reverse.v4f64(<4 x double>)
 951 declare <8 x double> @llvm.vector.reverse.v8f64(<8 x double>)
 952 declare <3 x i64> @llvm.vector.reverse.v3i64(<3 x i64>)
 953 declare <6 x i64> @llvm.vector.reverse.v6i64(<6 x i64>)
 954 declare <12 x i64> @llvm.vector.reverse.v12i64(<12 x i64>)