llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vp-splat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v,+d,+zfh,+zvfh -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32
   3 ; RUN: llc -mtriple=riscv64 -mattr=+v,+d,+zfh,+zvfh -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64
   4
   5 define <1 x i8> @vp_splat_v1i8(i8 %val, <1 x i1> %m, i32 zeroext %evl) {
   6 ; CHECK-LABEL: vp_splat_v1i8:
   7 ; CHECK:       # %bb.0:
   8 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
   9 ; CHECK-NEXT:    vmv.v.x v8, a0
  10 ; CHECK-NEXT:    ret
  11   %splat = call <1 x i8> @llvm.experimental.vp.splat.v1i8(i8 %val, <1 x i1> %m, i32 %evl)
  12   ret <1 x i8> %splat
  13 }
  14
  15 define <2 x i8> @vp_splat_v2i8(i8 %val, <2 x i1> %m, i32 zeroext %evl) {
  16 ; CHECK-LABEL: vp_splat_v2i8:
  17 ; CHECK:       # %bb.0:
  18 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  19 ; CHECK-NEXT:    vmv.v.x v8, a0
  20 ; CHECK-NEXT:    ret
  21   %splat = call <2 x i8> @llvm.experimental.vp.splat.v2i8(i8 %val, <2 x i1> %m, i32 %evl)
  22   ret <2 x i8> %splat
  23 }
  24
  25 define <4 x i8> @vp_splat_v4i8(i8 %val, <4 x i1> %m, i32 zeroext %evl) {
  26 ; CHECK-LABEL: vp_splat_v4i8:
  27 ; CHECK:       # %bb.0:
  28 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
  29 ; CHECK-NEXT:    vmv.v.x v8, a0
  30 ; CHECK-NEXT:    ret
  31   %splat = call <4 x i8> @llvm.experimental.vp.splat.v4i8(i8 %val, <4 x i1> %m, i32 %evl)
  32   ret <4 x i8> %splat
  33 }
  34
  35 define <8 x i8> @vp_splat_v8i8(i8 %val, <8 x i1> %m, i32 zeroext %evl) {
  36 ; CHECK-LABEL: vp_splat_v8i8:
  37 ; CHECK:       # %bb.0:
  38 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
  39 ; CHECK-NEXT:    vmv.v.x v8, a0
  40 ; CHECK-NEXT:    ret
  41   %splat = call <8 x i8> @llvm.experimental.vp.splat.v8i8(i8 %val, <8 x i1> %m, i32 %evl)
  42   ret <8 x i8> %splat
  43 }
  44
  45 define <16 x i8> @vp_splat_v16i8(i8 %val, <16 x i1> %m, i32 zeroext %evl) {
  46 ; CHECK-LABEL: vp_splat_v16i8:
  47 ; CHECK:       # %bb.0:
  48 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
  49 ; CHECK-NEXT:    vmv.v.x v8, a0
  50 ; CHECK-NEXT:    ret
  51   %splat = call <16 x i8> @llvm.experimental.vp.splat.v16i8(i8 %val, <16 x i1> %m, i32 %evl)
  52   ret <16 x i8> %splat
  53 }
  54
  55 define <32 x i8> @vp_splat_v32i8(i8 %val, <32 x i1> %m, i32 zeroext %evl) {
  56 ; CHECK-LABEL: vp_splat_v32i8:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
  59 ; CHECK-NEXT:    vmv.v.x v8, a0
  60 ; CHECK-NEXT:    ret
  61   %splat = call <32 x i8> @llvm.experimental.vp.splat.v32i8(i8 %val, <32 x i1> %m, i32 %evl)
  62   ret <32 x i8> %splat
  63 }
  64
  65 define <64 x i8> @vp_splat_v64i8(i8 %val, <64 x i1> %m, i32 zeroext %evl) {
  66 ; CHECK-LABEL: vp_splat_v64i8:
  67 ; CHECK:       # %bb.0:
  68 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
  69 ; CHECK-NEXT:    vmv.v.x v8, a0
  70 ; CHECK-NEXT:    ret
  71   %splat = call <64 x i8> @llvm.experimental.vp.splat.v64i8(i8 %val, <64 x i1> %m, i32 %evl)
  72   ret <64 x i8> %splat
  73 }
  74
  75 define <1 x i16> @vp_splat_v1i16(i16 %val, <1 x i1> %m, i32 zeroext %evl) {
  76 ; CHECK-LABEL: vp_splat_v1i16:
  77 ; CHECK:       # %bb.0:
  78 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
  79 ; CHECK-NEXT:    vmv.v.x v8, a0
  80 ; CHECK-NEXT:    ret
  81   %splat = call <1 x i16> @llvm.experimental.vp.splat.v1i16(i16 %val, <1 x i1> %m, i32 %evl)
  82   ret <1 x i16> %splat
  83 }
  84
  85 define <2 x i16> @vp_splat_v2i16(i16 %val, <2 x i1> %m, i32 zeroext %evl) {
  86 ; CHECK-LABEL: vp_splat_v2i16:
  87 ; CHECK:       # %bb.0:
  88 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
  89 ; CHECK-NEXT:    vmv.v.x v8, a0
  90 ; CHECK-NEXT:    ret
  91   %splat = call <2 x i16> @llvm.experimental.vp.splat.v2i16(i16 %val, <2 x i1> %m, i32 %evl)
  92   ret <2 x i16> %splat
  93 }
  94
  95 define <4 x i16> @vp_splat_v4i16(i16 %val, <4 x i1> %m, i32 zeroext %evl) {
  96 ; CHECK-LABEL: vp_splat_v4i16:
  97 ; CHECK:       # %bb.0:
  98 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
  99 ; CHECK-NEXT:    vmv.v.x v8, a0
 100 ; CHECK-NEXT:    ret
 101   %splat = call <4 x i16> @llvm.experimental.vp.splat.v4i16(i16 %val, <4 x i1> %m, i32 %evl)
 102   ret <4 x i16> %splat
 103 }
 104
 105 define <8 x i16> @vp_splat_v8i16(i16 %val, <8 x i1> %m, i32 zeroext %evl) {
 106 ; CHECK-LABEL: vp_splat_v8i16:
 107 ; CHECK:       # %bb.0:
 108 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 109 ; CHECK-NEXT:    vmv.v.x v8, a0
 110 ; CHECK-NEXT:    ret
 111   %splat = call <8 x i16> @llvm.experimental.vp.splat.v8i16(i16 %val, <8 x i1> %m, i32 %evl)
 112   ret <8 x i16> %splat
 113 }
 114
 115 define <16 x i16> @vp_splat_v16i16(i16 %val, <16 x i1> %m, i32 zeroext %evl) {
 116 ; CHECK-LABEL: vp_splat_v16i16:
 117 ; CHECK:       # %bb.0:
 118 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 119 ; CHECK-NEXT:    vmv.v.x v8, a0
 120 ; CHECK-NEXT:    ret
 121   %splat = call <16 x i16> @llvm.experimental.vp.splat.v16i16(i16 %val, <16 x i1> %m, i32 %evl)
 122   ret <16 x i16> %splat
 123 }
 124
 125 define <32 x i16> @vp_splat_v32i16(i16 %val, <32 x i1> %m, i32 zeroext %evl) {
 126 ; CHECK-LABEL: vp_splat_v32i16:
 127 ; CHECK:       # %bb.0:
 128 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 129 ; CHECK-NEXT:    vmv.v.x v8, a0
 130 ; CHECK-NEXT:    ret
 131   %splat = call <32 x i16> @llvm.experimental.vp.splat.v32i16(i16 %val, <32 x i1> %m, i32 %evl)
 132   ret <32 x i16> %splat
 133 }
 134
 135 define <1 x i32> @vp_splat_v1i32(i32 %val, <1 x i1> %m, i32 zeroext %evl) {
 136 ; CHECK-LABEL: vp_splat_v1i32:
 137 ; CHECK:       # %bb.0:
 138 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 139 ; CHECK-NEXT:    vmv.v.x v8, a0
 140 ; CHECK-NEXT:    ret
 141   %splat = call <1 x i32> @llvm.experimental.vp.splat.v1i32(i32 %val, <1 x i1> %m, i32 %evl)
 142   ret <1 x i32> %splat
 143 }
 144
 145 define <2 x i32> @vp_splat_v2i32(i32 %val, <2 x i1> %m, i32 zeroext %evl) {
 146 ; CHECK-LABEL: vp_splat_v2i32:
 147 ; CHECK:       # %bb.0:
 148 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 149 ; CHECK-NEXT:    vmv.v.x v8, a0
 150 ; CHECK-NEXT:    ret
 151   %splat = call <2 x i32> @llvm.experimental.vp.splat.v2i32(i32 %val, <2 x i1> %m, i32 %evl)
 152   ret <2 x i32> %splat
 153 }
 154
 155 define <4 x i32> @vp_splat_v4i32(i32 %val, <4 x i1> %m, i32 zeroext %evl) {
 156 ; CHECK-LABEL: vp_splat_v4i32:
 157 ; CHECK:       # %bb.0:
 158 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 159 ; CHECK-NEXT:    vmv.v.x v8, a0
 160 ; CHECK-NEXT:    ret
 161   %splat = call <4 x i32> @llvm.experimental.vp.splat.v4i32(i32 %val, <4 x i1> %m, i32 %evl)
 162   ret <4 x i32> %splat
 163 }
 164
 165 define <8 x i32> @vp_splat_v8i32(i32 %val, <8 x i1> %m, i32 zeroext %evl) {
 166 ; CHECK-LABEL: vp_splat_v8i32:
 167 ; CHECK:       # %bb.0:
 168 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 169 ; CHECK-NEXT:    vmv.v.x v8, a0
 170 ; CHECK-NEXT:    ret
 171   %splat = call <8 x i32> @llvm.experimental.vp.splat.v8i32(i32 %val, <8 x i1> %m, i32 %evl)
 172   ret <8 x i32> %splat
 173 }
 174
 175 define <16 x i32> @vp_splat_v16i32(i32 %val, <16 x i1> %m, i32 zeroext %evl) {
 176 ; CHECK-LABEL: vp_splat_v16i32:
 177 ; CHECK:       # %bb.0:
 178 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 179 ; CHECK-NEXT:    vmv.v.x v8, a0
 180 ; CHECK-NEXT:    ret
 181   %splat = call <16 x i32> @llvm.experimental.vp.splat.v16i32(i32 %val, <16 x i1> %m, i32 %evl)
 182   ret <16 x i32> %splat
 183 }
 184
 185 define <1 x i64> @vp_splat_v1i64(i64 %val, <1 x i1> %m, i32 zeroext %evl) {
 186 ; RV32-LABEL: vp_splat_v1i64:
 187 ; RV32:       # %bb.0:
 188 ; RV32-NEXT:    addi sp, sp, -16
 189 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 190 ; RV32-NEXT:    sw a1, 12(sp)
 191 ; RV32-NEXT:    sw a0, 8(sp)
 192 ; RV32-NEXT:    addi a0, sp, 8
 193 ; RV32-NEXT:    vsetivli zero, 1, e64, m1, ta, ma
 194 ; RV32-NEXT:    vlse64.v v8, (a0), zero
 195 ; RV32-NEXT:    addi sp, sp, 16
 196 ; RV32-NEXT:    ret
 197 ;
 198 ; RV64-LABEL: vp_splat_v1i64:
 199 ; RV64:       # %bb.0:
 200 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 201 ; RV64-NEXT:    vmv.v.x v8, a0
 202 ; RV64-NEXT:    ret
 203   %splat = call <1 x i64> @llvm.experimental.vp.splat.v1i64(i64 %val, <1 x i1> %m, i32 %evl)
 204   ret <1 x i64> %splat
 205 }
 206
 207 define <2 x i64> @vp_splat_v2i64(i64 %val, <2 x i1> %m, i32 zeroext %evl) {
 208 ; RV32-LABEL: vp_splat_v2i64:
 209 ; RV32:       # %bb.0:
 210 ; RV32-NEXT:    addi sp, sp, -16
 211 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 212 ; RV32-NEXT:    sw a1, 12(sp)
 213 ; RV32-NEXT:    sw a0, 8(sp)
 214 ; RV32-NEXT:    addi a0, sp, 8
 215 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 216 ; RV32-NEXT:    vlse64.v v8, (a0), zero
 217 ; RV32-NEXT:    addi sp, sp, 16
 218 ; RV32-NEXT:    ret
 219 ;
 220 ; RV64-LABEL: vp_splat_v2i64:
 221 ; RV64:       # %bb.0:
 222 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 223 ; RV64-NEXT:    vmv.v.x v8, a0
 224 ; RV64-NEXT:    ret
 225   %splat = call <2 x i64> @llvm.experimental.vp.splat.v2i64(i64 %val, <2 x i1> %m, i32 %evl)
 226   ret <2 x i64> %splat
 227 }
 228
 229 define <4 x i64> @vp_splat_v4i64(i64 %val, <4 x i1> %m, i32 zeroext %evl) {
 230 ; RV32-LABEL: vp_splat_v4i64:
 231 ; RV32:       # %bb.0:
 232 ; RV32-NEXT:    addi sp, sp, -16
 233 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 234 ; RV32-NEXT:    sw a1, 12(sp)
 235 ; RV32-NEXT:    sw a0, 8(sp)
 236 ; RV32-NEXT:    addi a0, sp, 8
 237 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 238 ; RV32-NEXT:    vlse64.v v8, (a0), zero
 239 ; RV32-NEXT:    addi sp, sp, 16
 240 ; RV32-NEXT:    ret
 241 ;
 242 ; RV64-LABEL: vp_splat_v4i64:
 243 ; RV64:       # %bb.0:
 244 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
 245 ; RV64-NEXT:    vmv.v.x v8, a0
 246 ; RV64-NEXT:    ret
 247   %splat = call <4 x i64> @llvm.experimental.vp.splat.v4i64(i64 %val, <4 x i1> %m, i32 %evl)
 248   ret <4 x i64> %splat
 249 }
 250
 251 define <8 x i64> @vp_splat_v8i64(i64 %val, <8 x i1> %m, i32 zeroext %evl) {
 252 ; RV32-LABEL: vp_splat_v8i64:
 253 ; RV32:       # %bb.0:
 254 ; RV32-NEXT:    addi sp, sp, -16
 255 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 256 ; RV32-NEXT:    sw a1, 12(sp)
 257 ; RV32-NEXT:    sw a0, 8(sp)
 258 ; RV32-NEXT:    addi a0, sp, 8
 259 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 260 ; RV32-NEXT:    vlse64.v v8, (a0), zero
 261 ; RV32-NEXT:    addi sp, sp, 16
 262 ; RV32-NEXT:    ret
 263 ;
 264 ; RV64-LABEL: vp_splat_v8i64:
 265 ; RV64:       # %bb.0:
 266 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
 267 ; RV64-NEXT:    vmv.v.x v8, a0
 268 ; RV64-NEXT:    ret
 269   %splat = call <8 x i64> @llvm.experimental.vp.splat.v8i64(i64 %val, <8 x i1> %m, i32 %evl)
 270   ret <8 x i64> %splat
 271 }
 272
 273 define <1 x half> @vp_splat_v1f16(half %val, <1 x i1> %m, i32 zeroext %evl) {
 274 ; CHECK-LABEL: vp_splat_v1f16:
 275 ; CHECK:       # %bb.0:
 276 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 277 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 278 ; CHECK-NEXT:    ret
 279   %splat = call <1 x half> @llvm.experimental.vp.splat.v1f16(half %val, <1 x i1> %m, i32 %evl)
 280   ret <1 x half> %splat
 281 }
 282
 283 define <2 x half> @vp_splat_v2f16(half %val, <2 x i1> %m, i32 zeroext %evl) {
 284 ; CHECK-LABEL: vp_splat_v2f16:
 285 ; CHECK:       # %bb.0:
 286 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 287 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 288 ; CHECK-NEXT:    ret
 289   %splat = call <2 x half> @llvm.experimental.vp.splat.v2f16(half %val, <2 x i1> %m, i32 %evl)
 290   ret <2 x half> %splat
 291 }
 292
 293 define <4 x half> @vp_splat_v4f16(half %val, <4 x i1> %m, i32 zeroext %evl) {
 294 ; CHECK-LABEL: vp_splat_v4f16:
 295 ; CHECK:       # %bb.0:
 296 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 297 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 298 ; CHECK-NEXT:    ret
 299   %splat = call <4 x half> @llvm.experimental.vp.splat.v4f16(half %val, <4 x i1> %m, i32 %evl)
 300   ret <4 x half> %splat
 301 }
 302
 303 define <8 x half> @vp_splat_v8f16(half %val, <8 x i1> %m, i32 zeroext %evl) {
 304 ; CHECK-LABEL: vp_splat_v8f16:
 305 ; CHECK:       # %bb.0:
 306 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 307 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 308 ; CHECK-NEXT:    ret
 309   %splat = call <8 x half> @llvm.experimental.vp.splat.v8f16(half %val, <8 x i1> %m, i32 %evl)
 310   ret <8 x half> %splat
 311 }
 312
 313 define <16 x half> @vp_splat_v16f16(half %val, <16 x i1> %m, i32 zeroext %evl) {
 314 ; CHECK-LABEL: vp_splat_v16f16:
 315 ; CHECK:       # %bb.0:
 316 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 317 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 318 ; CHECK-NEXT:    ret
 319   %splat = call <16 x half> @llvm.experimental.vp.splat.v16f16(half %val, <16 x i1> %m, i32 %evl)
 320   ret <16 x half> %splat
 321 }
 322
 323 define <32 x half> @vp_splat_v32f16(half %val, <32 x i1> %m, i32 zeroext %evl) {
 324 ; CHECK-LABEL: vp_splat_v32f16:
 325 ; CHECK:       # %bb.0:
 326 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 327 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 328 ; CHECK-NEXT:    ret
 329   %splat = call <32 x half> @llvm.experimental.vp.splat.v32f16(half %val, <32 x i1> %m, i32 %evl)
 330   ret <32 x half> %splat
 331 }
 332
 333 define <1 x float> @vp_splat_v1f32(float %val, <1 x i1> %m, i32 zeroext %evl) {
 334 ; CHECK-LABEL: vp_splat_v1f32:
 335 ; CHECK:       # %bb.0:
 336 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 337 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 338 ; CHECK-NEXT:    ret
 339   %splat = call <1 x float> @llvm.experimental.vp.splat.v1f32(float %val, <1 x i1> %m, i32 %evl)
 340   ret <1 x float> %splat
 341 }
 342
 343 define <2 x float> @vp_splat_v2f32(float %val, <2 x i1> %m, i32 zeroext %evl) {
 344 ; CHECK-LABEL: vp_splat_v2f32:
 345 ; CHECK:       # %bb.0:
 346 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 347 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 348 ; CHECK-NEXT:    ret
 349   %splat = call <2 x float> @llvm.experimental.vp.splat.v2f32(float %val, <2 x i1> %m, i32 %evl)
 350   ret <2 x float> %splat
 351 }
 352
 353 define <4 x float> @vp_splat_v4f32(float %val, <4 x i1> %m, i32 zeroext %evl) {
 354 ; CHECK-LABEL: vp_splat_v4f32:
 355 ; CHECK:       # %bb.0:
 356 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 357 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 358 ; CHECK-NEXT:    ret
 359   %splat = call <4 x float> @llvm.experimental.vp.splat.v4f32(float %val, <4 x i1> %m, i32 %evl)
 360   ret <4 x float> %splat
 361 }
 362
 363 define <8 x float> @vp_splat_v8f32(float %val, <8 x i1> %m, i32 zeroext %evl) {
 364 ; CHECK-LABEL: vp_splat_v8f32:
 365 ; CHECK:       # %bb.0:
 366 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 367 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 368 ; CHECK-NEXT:    ret
 369   %splat = call <8 x float> @llvm.experimental.vp.splat.v8f32(float %val, <8 x i1> %m, i32 %evl)
 370   ret <8 x float> %splat
 371 }
 372
 373 define <16 x float> @vp_splat_v16f32(float %val, <16 x i1> %m, i32 zeroext %evl) {
 374 ; CHECK-LABEL: vp_splat_v16f32:
 375 ; CHECK:       # %bb.0:
 376 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 377 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 378 ; CHECK-NEXT:    ret
 379   %splat = call <16 x float> @llvm.experimental.vp.splat.v16f32(float %val, <16 x i1> %m, i32 %evl)
 380   ret <16 x float> %splat
 381 }
 382
 383 define <1 x double> @vp_splat_v1f64(double %val, <1 x i1> %m, i32 zeroext %evl) {
 384 ; CHECK-LABEL: vp_splat_v1f64:
 385 ; CHECK:       # %bb.0:
 386 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 387 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 388 ; CHECK-NEXT:    ret
 389   %splat = call <1 x double> @llvm.experimental.vp.splat.v1f64(double %val, <1 x i1> %m, i32 %evl)
 390   ret <1 x double> %splat
 391 }
 392
 393 define <2 x double> @vp_splat_v2f64(double %val, <2 x i1> %m, i32 zeroext %evl) {
 394 ; CHECK-LABEL: vp_splat_v2f64:
 395 ; CHECK:       # %bb.0:
 396 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 397 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 398 ; CHECK-NEXT:    ret
 399   %splat = call <2 x double> @llvm.experimental.vp.splat.v2f64(double %val, <2 x i1> %m, i32 %evl)
 400   ret <2 x double> %splat
 401 }
 402
 403 define <4 x double> @vp_splat_v4f64(double %val, <4 x i1> %m, i32 zeroext %evl) {
 404 ; CHECK-LABEL: vp_splat_v4f64:
 405 ; CHECK:       # %bb.0:
 406 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 407 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 408 ; CHECK-NEXT:    ret
 409   %splat = call <4 x double> @llvm.experimental.vp.splat.v4f64(double %val, <4 x i1> %m, i32 %evl)
 410   ret <4 x double> %splat
 411 }
 412
 413 define <8 x double> @vp_splat_v8f64(double %val, <8 x i1> %m, i32 zeroext %evl) {
 414 ; CHECK-LABEL: vp_splat_v8f64:
 415 ; CHECK:       # %bb.0:
 416 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 417 ; CHECK-NEXT:    vfmv.v.f v8, fa0
 418 ; CHECK-NEXT:    ret
 419   %splat = call <8 x double> @llvm.experimental.vp.splat.v8f64(double %val, <8 x i1> %m, i32 %evl)
 420   ret <8 x double> %splat
 421 }
 422
 423 define <16 x i31> @vp_splat_v16i31(i31 %val, <16 x i1> %m, i32 zeroext %evl) {
 424 ; CHECK-LABEL: vp_splat_v16i31:
 425 ; CHECK:       # %bb.0:
 426 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 427 ; CHECK-NEXT:    vmv.v.x v8, a0
 428 ; CHECK-NEXT:    ret
 429   %splat = call <16 x i31> @llvm.experimental.vp.splat.v16i31(i31 %val, <16 x i1> %m, i32 %evl)
 430   ret <16 x i31> %splat
 431 }
 432
 433 define <15 x i32> @vp_splat_v15i32(i32 %val, <15 x i1> %m, i32 zeroext %evl) {
 434 ; CHECK-LABEL: vp_splat_v15i32:
 435 ; CHECK:       # %bb.0:
 436 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 437 ; CHECK-NEXT:    vmv.v.x v8, a0
 438 ; CHECK-NEXT:    ret
 439   %splat = call <15 x i32> @llvm.experimental.vp.splat.v15i32(i32 %val, <15 x i1> %m, i32 %evl)
 440   ret <15 x i32> %splat
 441 }
 442
 443 ; Split case.
 444 define <32 x i32> @vp_splat_v32i32(i32 %val, <32 x i1> %m, i32 zeroext %evl) {
 445 ; CHECK-LABEL: vp_splat_v32i32:
 446 ; CHECK:       # %bb.0:
 447 ; CHECK-NEXT:    vsetvli zero, a1, e32, m8, ta, ma
 448 ; CHECK-NEXT:    vmv.v.x v8, a0
 449 ; CHECK-NEXT:    ret
 450   %splat = call <32 x i32> @llvm.experimental.vp.splat.v32i32(i32 %val, <32 x i1> %m, i32 %evl)
 451   ret <32 x i32> %splat
 452 }