llvm/test/CodeGen/RISCV/rvv/mask-exts-truncs-rv64.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 1 x i8> @sext_nxv1i1_nxv1i8(<vscale x 1 x i1> %v) {
   5 ; CHECK-LABEL: sext_nxv1i1_nxv1i8:
   6 ; CHECK:       # %bb.0:
   7 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
   8 ; CHECK-NEXT:    vmv.v.i v8, 0
   9 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
  10 ; CHECK-NEXT:    ret
  11   %r = sext <vscale x 1 x i1> %v to <vscale x 1 x i8>
  12   ret <vscale x 1 x i8> %r
  13 }
  14
  15 define <vscale x 1 x i8> @zext_nxv1i1_nxv1i8(<vscale x 1 x i1> %v) {
  16 ; CHECK-LABEL: zext_nxv1i1_nxv1i8:
  17 ; CHECK:       # %bb.0:
  18 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
  19 ; CHECK-NEXT:    vmv.v.i v8, 0
  20 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
  21 ; CHECK-NEXT:    ret
  22   %r = zext <vscale x 1 x i1> %v to <vscale x 1 x i8>
  23   ret <vscale x 1 x i8> %r
  24 }
  25
  26 define <vscale x 1 x i1> @trunc_nxv1i8_nxv1i1(<vscale x 1 x i8> %v) {
  27 ; CHECK-LABEL: trunc_nxv1i8_nxv1i1:
  28 ; CHECK:       # %bb.0:
  29 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
  30 ; CHECK-NEXT:    vand.vi v8, v8, 1
  31 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  32 ; CHECK-NEXT:    ret
  33   %r = trunc <vscale x 1 x i8> %v to <vscale x 1 x i1>
  34   ret <vscale x 1 x i1> %r
  35 }
  36
  37 define <vscale x 2 x i8> @sext_nxv2i1_nxv2i8(<vscale x 2 x i1> %v) {
  38 ; CHECK-LABEL: sext_nxv2i1_nxv2i8:
  39 ; CHECK:       # %bb.0:
  40 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf4, ta, ma
  41 ; CHECK-NEXT:    vmv.v.i v8, 0
  42 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
  43 ; CHECK-NEXT:    ret
  44   %r = sext <vscale x 2 x i1> %v to <vscale x 2 x i8>
  45   ret <vscale x 2 x i8> %r
  46 }
  47
  48 define <vscale x 2 x i8> @zext_nxv2i1_nxv2i8(<vscale x 2 x i1> %v) {
  49 ; CHECK-LABEL: zext_nxv2i1_nxv2i8:
  50 ; CHECK:       # %bb.0:
  51 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf4, ta, ma
  52 ; CHECK-NEXT:    vmv.v.i v8, 0
  53 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
  54 ; CHECK-NEXT:    ret
  55   %r = zext <vscale x 2 x i1> %v to <vscale x 2 x i8>
  56   ret <vscale x 2 x i8> %r
  57 }
  58
  59 define <vscale x 2 x i1> @trunc_nxv2i8_nxv2i1(<vscale x 2 x i8> %v) {
  60 ; CHECK-LABEL: trunc_nxv2i8_nxv2i1:
  61 ; CHECK:       # %bb.0:
  62 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf4, ta, ma
  63 ; CHECK-NEXT:    vand.vi v8, v8, 1
  64 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  65 ; CHECK-NEXT:    ret
  66   %r = trunc <vscale x 2 x i8> %v to <vscale x 2 x i1>
  67   ret <vscale x 2 x i1> %r
  68 }
  69
  70 define <vscale x 4 x i8> @sext_nxv4i1_nxv4i8(<vscale x 4 x i1> %v) {
  71 ; CHECK-LABEL: sext_nxv4i1_nxv4i8:
  72 ; CHECK:       # %bb.0:
  73 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, ma
  74 ; CHECK-NEXT:    vmv.v.i v8, 0
  75 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
  76 ; CHECK-NEXT:    ret
  77   %r = sext <vscale x 4 x i1> %v to <vscale x 4 x i8>
  78   ret <vscale x 4 x i8> %r
  79 }
  80
  81 define <vscale x 4 x i8> @zext_nxv4i1_nxv4i8(<vscale x 4 x i1> %v) {
  82 ; CHECK-LABEL: zext_nxv4i1_nxv4i8:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, ma
  85 ; CHECK-NEXT:    vmv.v.i v8, 0
  86 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
  87 ; CHECK-NEXT:    ret
  88   %r = zext <vscale x 4 x i1> %v to <vscale x 4 x i8>
  89   ret <vscale x 4 x i8> %r
  90 }
  91
  92 define <vscale x 4 x i1> @trunc_nxv4i8_nxv4i1(<vscale x 4 x i8> %v) {
  93 ; CHECK-LABEL: trunc_nxv4i8_nxv4i1:
  94 ; CHECK:       # %bb.0:
  95 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, ma
  96 ; CHECK-NEXT:    vand.vi v8, v8, 1
  97 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
  98 ; CHECK-NEXT:    ret
  99   %r = trunc <vscale x 4 x i8> %v to <vscale x 4 x i1>
 100   ret <vscale x 4 x i1> %r
 101 }
 102
 103 define <vscale x 8 x i8> @sext_nxv8i1_nxv8i8(<vscale x 8 x i1> %v) {
 104 ; CHECK-LABEL: sext_nxv8i1_nxv8i8:
 105 ; CHECK:       # %bb.0:
 106 ; CHECK-NEXT:    vsetvli a0, zero, e8, m1, ta, ma
 107 ; CHECK-NEXT:    vmv.v.i v8, 0
 108 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 109 ; CHECK-NEXT:    ret
 110   %r = sext <vscale x 8 x i1> %v to <vscale x 8 x i8>
 111   ret <vscale x 8 x i8> %r
 112 }
 113
 114 define <vscale x 8 x i8> @zext_nxv8i1_nxv8i8(<vscale x 8 x i1> %v) {
 115 ; CHECK-LABEL: zext_nxv8i1_nxv8i8:
 116 ; CHECK:       # %bb.0:
 117 ; CHECK-NEXT:    vsetvli a0, zero, e8, m1, ta, ma
 118 ; CHECK-NEXT:    vmv.v.i v8, 0
 119 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 120 ; CHECK-NEXT:    ret
 121   %r = zext <vscale x 8 x i1> %v to <vscale x 8 x i8>
 122   ret <vscale x 8 x i8> %r
 123 }
 124
 125 define <vscale x 8 x i1> @trunc_nxv8i8_nxv8i1(<vscale x 8 x i8> %v) {
 126 ; CHECK-LABEL: trunc_nxv8i8_nxv8i1:
 127 ; CHECK:       # %bb.0:
 128 ; CHECK-NEXT:    vsetvli a0, zero, e8, m1, ta, ma
 129 ; CHECK-NEXT:    vand.vi v8, v8, 1
 130 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 131 ; CHECK-NEXT:    ret
 132   %r = trunc <vscale x 8 x i8> %v to <vscale x 8 x i1>
 133   ret <vscale x 8 x i1> %r
 134 }
 135
 136 define <vscale x 16 x i8> @sext_nxv16i1_nxv16i8(<vscale x 16 x i1> %v) {
 137 ; CHECK-LABEL: sext_nxv16i1_nxv16i8:
 138 ; CHECK:       # %bb.0:
 139 ; CHECK-NEXT:    vsetvli a0, zero, e8, m2, ta, ma
 140 ; CHECK-NEXT:    vmv.v.i v8, 0
 141 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 142 ; CHECK-NEXT:    ret
 143   %r = sext <vscale x 16 x i1> %v to <vscale x 16 x i8>
 144   ret <vscale x 16 x i8> %r
 145 }
 146
 147 define <vscale x 16 x i8> @zext_nxv16i1_nxv16i8(<vscale x 16 x i1> %v) {
 148 ; CHECK-LABEL: zext_nxv16i1_nxv16i8:
 149 ; CHECK:       # %bb.0:
 150 ; CHECK-NEXT:    vsetvli a0, zero, e8, m2, ta, ma
 151 ; CHECK-NEXT:    vmv.v.i v8, 0
 152 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 153 ; CHECK-NEXT:    ret
 154   %r = zext <vscale x 16 x i1> %v to <vscale x 16 x i8>
 155   ret <vscale x 16 x i8> %r
 156 }
 157
 158 define <vscale x 16 x i1> @trunc_nxv16i8_nxv16i1(<vscale x 16 x i8> %v) {
 159 ; CHECK-LABEL: trunc_nxv16i8_nxv16i1:
 160 ; CHECK:       # %bb.0:
 161 ; CHECK-NEXT:    vsetvli a0, zero, e8, m2, ta, ma
 162 ; CHECK-NEXT:    vand.vi v8, v8, 1
 163 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 164 ; CHECK-NEXT:    ret
 165   %r = trunc <vscale x 16 x i8> %v to <vscale x 16 x i1>
 166   ret <vscale x 16 x i1> %r
 167 }
 168
 169 define <vscale x 32 x i8> @sext_nxv32i1_nxv32i8(<vscale x 32 x i1> %v) {
 170 ; CHECK-LABEL: sext_nxv32i1_nxv32i8:
 171 ; CHECK:       # %bb.0:
 172 ; CHECK-NEXT:    vsetvli a0, zero, e8, m4, ta, ma
 173 ; CHECK-NEXT:    vmv.v.i v8, 0
 174 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 175 ; CHECK-NEXT:    ret
 176   %r = sext <vscale x 32 x i1> %v to <vscale x 32 x i8>
 177   ret <vscale x 32 x i8> %r
 178 }
 179
 180 define <vscale x 32 x i8> @zext_nxv32i1_nxv32i8(<vscale x 32 x i1> %v) {
 181 ; CHECK-LABEL: zext_nxv32i1_nxv32i8:
 182 ; CHECK:       # %bb.0:
 183 ; CHECK-NEXT:    vsetvli a0, zero, e8, m4, ta, ma
 184 ; CHECK-NEXT:    vmv.v.i v8, 0
 185 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 186 ; CHECK-NEXT:    ret
 187   %r = zext <vscale x 32 x i1> %v to <vscale x 32 x i8>
 188   ret <vscale x 32 x i8> %r
 189 }
 190
 191 define <vscale x 32 x i1> @trunc_nxv32i8_nxv32i1(<vscale x 32 x i8> %v) {
 192 ; CHECK-LABEL: trunc_nxv32i8_nxv32i1:
 193 ; CHECK:       # %bb.0:
 194 ; CHECK-NEXT:    vsetvli a0, zero, e8, m4, ta, ma
 195 ; CHECK-NEXT:    vand.vi v8, v8, 1
 196 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 197 ; CHECK-NEXT:    ret
 198   %r = trunc <vscale x 32 x i8> %v to <vscale x 32 x i1>
 199   ret <vscale x 32 x i1> %r
 200 }
 201
 202 define <vscale x 64 x i8> @sext_nxv64i1_nxv64i8(<vscale x 64 x i1> %v) {
 203 ; CHECK-LABEL: sext_nxv64i1_nxv64i8:
 204 ; CHECK:       # %bb.0:
 205 ; CHECK-NEXT:    vsetvli a0, zero, e8, m8, ta, ma
 206 ; CHECK-NEXT:    vmv.v.i v8, 0
 207 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 208 ; CHECK-NEXT:    ret
 209   %r = sext <vscale x 64 x i1> %v to <vscale x 64 x i8>
 210   ret <vscale x 64 x i8> %r
 211 }
 212
 213 define <vscale x 64 x i8> @zext_nxv64i1_nxv64i8(<vscale x 64 x i1> %v) {
 214 ; CHECK-LABEL: zext_nxv64i1_nxv64i8:
 215 ; CHECK:       # %bb.0:
 216 ; CHECK-NEXT:    vsetvli a0, zero, e8, m8, ta, ma
 217 ; CHECK-NEXT:    vmv.v.i v8, 0
 218 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 219 ; CHECK-NEXT:    ret
 220   %r = zext <vscale x 64 x i1> %v to <vscale x 64 x i8>
 221   ret <vscale x 64 x i8> %r
 222 }
 223
 224 define <vscale x 64 x i1> @trunc_nxv64i8_nxv64i1(<vscale x 64 x i8> %v) {
 225 ; CHECK-LABEL: trunc_nxv64i8_nxv64i1:
 226 ; CHECK:       # %bb.0:
 227 ; CHECK-NEXT:    vsetvli a0, zero, e8, m8, ta, ma
 228 ; CHECK-NEXT:    vand.vi v8, v8, 1
 229 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 230 ; CHECK-NEXT:    ret
 231   %r = trunc <vscale x 64 x i8> %v to <vscale x 64 x i1>
 232   ret <vscale x 64 x i1> %r
 233 }
 234
 235 define <vscale x 1 x i16> @sext_nxv1i1_nxv1i16(<vscale x 1 x i1> %v) {
 236 ; CHECK-LABEL: sext_nxv1i1_nxv1i16:
 237 ; CHECK:       # %bb.0:
 238 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf4, ta, ma
 239 ; CHECK-NEXT:    vmv.v.i v8, 0
 240 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 241 ; CHECK-NEXT:    ret
 242   %r = sext <vscale x 1 x i1> %v to <vscale x 1 x i16>
 243   ret <vscale x 1 x i16> %r
 244 }
 245
 246 define <vscale x 1 x i16> @zext_nxv1i1_nxv1i16(<vscale x 1 x i1> %v) {
 247 ; CHECK-LABEL: zext_nxv1i1_nxv1i16:
 248 ; CHECK:       # %bb.0:
 249 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf4, ta, ma
 250 ; CHECK-NEXT:    vmv.v.i v8, 0
 251 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 252 ; CHECK-NEXT:    ret
 253   %r = zext <vscale x 1 x i1> %v to <vscale x 1 x i16>
 254   ret <vscale x 1 x i16> %r
 255 }
 256
 257 define <vscale x 1 x i1> @trunc_nxv1i16_nxv1i1(<vscale x 1 x i16> %v) {
 258 ; CHECK-LABEL: trunc_nxv1i16_nxv1i1:
 259 ; CHECK:       # %bb.0:
 260 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf4, ta, ma
 261 ; CHECK-NEXT:    vand.vi v8, v8, 1
 262 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 263 ; CHECK-NEXT:    ret
 264   %r = trunc <vscale x 1 x i16> %v to <vscale x 1 x i1>
 265   ret <vscale x 1 x i1> %r
 266 }
 267
 268 define <vscale x 2 x i16> @sext_nxv2i1_nxv2i16(<vscale x 2 x i1> %v) {
 269 ; CHECK-LABEL: sext_nxv2i1_nxv2i16:
 270 ; CHECK:       # %bb.0:
 271 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 272 ; CHECK-NEXT:    vmv.v.i v8, 0
 273 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 274 ; CHECK-NEXT:    ret
 275   %r = sext <vscale x 2 x i1> %v to <vscale x 2 x i16>
 276   ret <vscale x 2 x i16> %r
 277 }
 278
 279 define <vscale x 2 x i16> @zext_nxv2i1_nxv2i16(<vscale x 2 x i1> %v) {
 280 ; CHECK-LABEL: zext_nxv2i1_nxv2i16:
 281 ; CHECK:       # %bb.0:
 282 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 283 ; CHECK-NEXT:    vmv.v.i v8, 0
 284 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 285 ; CHECK-NEXT:    ret
 286   %r = zext <vscale x 2 x i1> %v to <vscale x 2 x i16>
 287   ret <vscale x 2 x i16> %r
 288 }
 289
 290 define <vscale x 2 x i1> @trunc_nxv2i16_nxv2i1(<vscale x 2 x i16> %v) {
 291 ; CHECK-LABEL: trunc_nxv2i16_nxv2i1:
 292 ; CHECK:       # %bb.0:
 293 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 294 ; CHECK-NEXT:    vand.vi v8, v8, 1
 295 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 296 ; CHECK-NEXT:    ret
 297   %r = trunc <vscale x 2 x i16> %v to <vscale x 2 x i1>
 298   ret <vscale x 2 x i1> %r
 299 }
 300
 301 define <vscale x 4 x i16> @sext_nxv4i1_nxv4i16(<vscale x 4 x i1> %v) {
 302 ; CHECK-LABEL: sext_nxv4i1_nxv4i16:
 303 ; CHECK:       # %bb.0:
 304 ; CHECK-NEXT:    vsetvli a0, zero, e16, m1, ta, ma
 305 ; CHECK-NEXT:    vmv.v.i v8, 0
 306 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 307 ; CHECK-NEXT:    ret
 308   %r = sext <vscale x 4 x i1> %v to <vscale x 4 x i16>
 309   ret <vscale x 4 x i16> %r
 310 }
 311
 312 define <vscale x 4 x i16> @zext_nxv4i1_nxv4i16(<vscale x 4 x i1> %v) {
 313 ; CHECK-LABEL: zext_nxv4i1_nxv4i16:
 314 ; CHECK:       # %bb.0:
 315 ; CHECK-NEXT:    vsetvli a0, zero, e16, m1, ta, ma
 316 ; CHECK-NEXT:    vmv.v.i v8, 0
 317 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 318 ; CHECK-NEXT:    ret
 319   %r = zext <vscale x 4 x i1> %v to <vscale x 4 x i16>
 320   ret <vscale x 4 x i16> %r
 321 }
 322
 323 define <vscale x 4 x i1> @trunc_nxv4i16_nxv4i1(<vscale x 4 x i16> %v) {
 324 ; CHECK-LABEL: trunc_nxv4i16_nxv4i1:
 325 ; CHECK:       # %bb.0:
 326 ; CHECK-NEXT:    vsetvli a0, zero, e16, m1, ta, ma
 327 ; CHECK-NEXT:    vand.vi v8, v8, 1
 328 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 329 ; CHECK-NEXT:    ret
 330   %r = trunc <vscale x 4 x i16> %v to <vscale x 4 x i1>
 331   ret <vscale x 4 x i1> %r
 332 }
 333
 334 define <vscale x 8 x i16> @sext_nxv8i1_nxv8i16(<vscale x 8 x i1> %v) {
 335 ; CHECK-LABEL: sext_nxv8i1_nxv8i16:
 336 ; CHECK:       # %bb.0:
 337 ; CHECK-NEXT:    vsetvli a0, zero, e16, m2, ta, ma
 338 ; CHECK-NEXT:    vmv.v.i v8, 0
 339 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 340 ; CHECK-NEXT:    ret
 341   %r = sext <vscale x 8 x i1> %v to <vscale x 8 x i16>
 342   ret <vscale x 8 x i16> %r
 343 }
 344
 345 define <vscale x 8 x i16> @zext_nxv8i1_nxv8i16(<vscale x 8 x i1> %v) {
 346 ; CHECK-LABEL: zext_nxv8i1_nxv8i16:
 347 ; CHECK:       # %bb.0:
 348 ; CHECK-NEXT:    vsetvli a0, zero, e16, m2, ta, ma
 349 ; CHECK-NEXT:    vmv.v.i v8, 0
 350 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 351 ; CHECK-NEXT:    ret
 352   %r = zext <vscale x 8 x i1> %v to <vscale x 8 x i16>
 353   ret <vscale x 8 x i16> %r
 354 }
 355
 356 define <vscale x 8 x i1> @trunc_nxv8i16_nxv8i1(<vscale x 8 x i16> %v) {
 357 ; CHECK-LABEL: trunc_nxv8i16_nxv8i1:
 358 ; CHECK:       # %bb.0:
 359 ; CHECK-NEXT:    vsetvli a0, zero, e16, m2, ta, ma
 360 ; CHECK-NEXT:    vand.vi v8, v8, 1
 361 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 362 ; CHECK-NEXT:    ret
 363   %r = trunc <vscale x 8 x i16> %v to <vscale x 8 x i1>
 364   ret <vscale x 8 x i1> %r
 365 }
 366
 367 define <vscale x 16 x i16> @sext_nxv16i1_nxv16i16(<vscale x 16 x i1> %v) {
 368 ; CHECK-LABEL: sext_nxv16i1_nxv16i16:
 369 ; CHECK:       # %bb.0:
 370 ; CHECK-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 371 ; CHECK-NEXT:    vmv.v.i v8, 0
 372 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 373 ; CHECK-NEXT:    ret
 374   %r = sext <vscale x 16 x i1> %v to <vscale x 16 x i16>
 375   ret <vscale x 16 x i16> %r
 376 }
 377
 378 define <vscale x 16 x i16> @zext_nxv16i1_nxv16i16(<vscale x 16 x i1> %v) {
 379 ; CHECK-LABEL: zext_nxv16i1_nxv16i16:
 380 ; CHECK:       # %bb.0:
 381 ; CHECK-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 382 ; CHECK-NEXT:    vmv.v.i v8, 0
 383 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 384 ; CHECK-NEXT:    ret
 385   %r = zext <vscale x 16 x i1> %v to <vscale x 16 x i16>
 386   ret <vscale x 16 x i16> %r
 387 }
 388
 389 define <vscale x 16 x i1> @trunc_nxv16i16_nxv16i1(<vscale x 16 x i16> %v) {
 390 ; CHECK-LABEL: trunc_nxv16i16_nxv16i1:
 391 ; CHECK:       # %bb.0:
 392 ; CHECK-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 393 ; CHECK-NEXT:    vand.vi v8, v8, 1
 394 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 395 ; CHECK-NEXT:    ret
 396   %r = trunc <vscale x 16 x i16> %v to <vscale x 16 x i1>
 397   ret <vscale x 16 x i1> %r
 398 }
 399
 400 define <vscale x 32 x i16> @sext_nxv32i1_nxv32i16(<vscale x 32 x i1> %v) {
 401 ; CHECK-LABEL: sext_nxv32i1_nxv32i16:
 402 ; CHECK:       # %bb.0:
 403 ; CHECK-NEXT:    vsetvli a0, zero, e16, m8, ta, ma
 404 ; CHECK-NEXT:    vmv.v.i v8, 0
 405 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 406 ; CHECK-NEXT:    ret
 407   %r = sext <vscale x 32 x i1> %v to <vscale x 32 x i16>
 408   ret <vscale x 32 x i16> %r
 409 }
 410
 411 define <vscale x 32 x i16> @zext_nxv32i1_nxv32i16(<vscale x 32 x i1> %v) {
 412 ; CHECK-LABEL: zext_nxv32i1_nxv32i16:
 413 ; CHECK:       # %bb.0:
 414 ; CHECK-NEXT:    vsetvli a0, zero, e16, m8, ta, ma
 415 ; CHECK-NEXT:    vmv.v.i v8, 0
 416 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 417 ; CHECK-NEXT:    ret
 418   %r = zext <vscale x 32 x i1> %v to <vscale x 32 x i16>
 419   ret <vscale x 32 x i16> %r
 420 }
 421
 422 define <vscale x 32 x i1> @trunc_nxv32i16_nxv32i1(<vscale x 32 x i16> %v) {
 423 ; CHECK-LABEL: trunc_nxv32i16_nxv32i1:
 424 ; CHECK:       # %bb.0:
 425 ; CHECK-NEXT:    vsetvli a0, zero, e16, m8, ta, ma
 426 ; CHECK-NEXT:    vand.vi v8, v8, 1
 427 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 428 ; CHECK-NEXT:    ret
 429   %r = trunc <vscale x 32 x i16> %v to <vscale x 32 x i1>
 430   ret <vscale x 32 x i1> %r
 431 }
 432
 433 define <vscale x 1 x i32> @sext_nxv1i1_nxv1i32(<vscale x 1 x i1> %v) {
 434 ; CHECK-LABEL: sext_nxv1i1_nxv1i32:
 435 ; CHECK:       # %bb.0:
 436 ; CHECK-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 437 ; CHECK-NEXT:    vmv.v.i v8, 0
 438 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 439 ; CHECK-NEXT:    ret
 440   %r = sext <vscale x 1 x i1> %v to <vscale x 1 x i32>
 441   ret <vscale x 1 x i32> %r
 442 }
 443
 444 define <vscale x 1 x i32> @zext_nxv1i1_nxv1i32(<vscale x 1 x i1> %v) {
 445 ; CHECK-LABEL: zext_nxv1i1_nxv1i32:
 446 ; CHECK:       # %bb.0:
 447 ; CHECK-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 448 ; CHECK-NEXT:    vmv.v.i v8, 0
 449 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 450 ; CHECK-NEXT:    ret
 451   %r = zext <vscale x 1 x i1> %v to <vscale x 1 x i32>
 452   ret <vscale x 1 x i32> %r
 453 }
 454
 455 define <vscale x 1 x i1> @trunc_nxv1i32_nxv1i1(<vscale x 1 x i32> %v) {
 456 ; CHECK-LABEL: trunc_nxv1i32_nxv1i1:
 457 ; CHECK:       # %bb.0:
 458 ; CHECK-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 459 ; CHECK-NEXT:    vand.vi v8, v8, 1
 460 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 461 ; CHECK-NEXT:    ret
 462   %r = trunc <vscale x 1 x i32> %v to <vscale x 1 x i1>
 463   ret <vscale x 1 x i1> %r
 464 }
 465
 466 define <vscale x 2 x i32> @sext_nxv2i1_nxv2i32(<vscale x 2 x i1> %v) {
 467 ; CHECK-LABEL: sext_nxv2i1_nxv2i32:
 468 ; CHECK:       # %bb.0:
 469 ; CHECK-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 470 ; CHECK-NEXT:    vmv.v.i v8, 0
 471 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 472 ; CHECK-NEXT:    ret
 473   %r = sext <vscale x 2 x i1> %v to <vscale x 2 x i32>
 474   ret <vscale x 2 x i32> %r
 475 }
 476
 477 define <vscale x 2 x i32> @zext_nxv2i1_nxv2i32(<vscale x 2 x i1> %v) {
 478 ; CHECK-LABEL: zext_nxv2i1_nxv2i32:
 479 ; CHECK:       # %bb.0:
 480 ; CHECK-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 481 ; CHECK-NEXT:    vmv.v.i v8, 0
 482 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 483 ; CHECK-NEXT:    ret
 484   %r = zext <vscale x 2 x i1> %v to <vscale x 2 x i32>
 485   ret <vscale x 2 x i32> %r
 486 }
 487
 488 define <vscale x 2 x i1> @trunc_nxv2i32_nxv2i1(<vscale x 2 x i32> %v) {
 489 ; CHECK-LABEL: trunc_nxv2i32_nxv2i1:
 490 ; CHECK:       # %bb.0:
 491 ; CHECK-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 492 ; CHECK-NEXT:    vand.vi v8, v8, 1
 493 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 494 ; CHECK-NEXT:    ret
 495   %r = trunc <vscale x 2 x i32> %v to <vscale x 2 x i1>
 496   ret <vscale x 2 x i1> %r
 497 }
 498
 499 define <vscale x 4 x i32> @sext_nxv4i1_nxv4i32(<vscale x 4 x i1> %v) {
 500 ; CHECK-LABEL: sext_nxv4i1_nxv4i32:
 501 ; CHECK:       # %bb.0:
 502 ; CHECK-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 503 ; CHECK-NEXT:    vmv.v.i v8, 0
 504 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 505 ; CHECK-NEXT:    ret
 506   %r = sext <vscale x 4 x i1> %v to <vscale x 4 x i32>
 507   ret <vscale x 4 x i32> %r
 508 }
 509
 510 define <vscale x 4 x i32> @zext_nxv4i1_nxv4i32(<vscale x 4 x i1> %v) {
 511 ; CHECK-LABEL: zext_nxv4i1_nxv4i32:
 512 ; CHECK:       # %bb.0:
 513 ; CHECK-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 514 ; CHECK-NEXT:    vmv.v.i v8, 0
 515 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 516 ; CHECK-NEXT:    ret
 517   %r = zext <vscale x 4 x i1> %v to <vscale x 4 x i32>
 518   ret <vscale x 4 x i32> %r
 519 }
 520
 521 define <vscale x 4 x i1> @trunc_nxv4i32_nxv4i1(<vscale x 4 x i32> %v) {
 522 ; CHECK-LABEL: trunc_nxv4i32_nxv4i1:
 523 ; CHECK:       # %bb.0:
 524 ; CHECK-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 525 ; CHECK-NEXT:    vand.vi v8, v8, 1
 526 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 527 ; CHECK-NEXT:    ret
 528   %r = trunc <vscale x 4 x i32> %v to <vscale x 4 x i1>
 529   ret <vscale x 4 x i1> %r
 530 }
 531
 532 define <vscale x 8 x i32> @sext_nxv8i1_nxv8i32(<vscale x 8 x i1> %v) {
 533 ; CHECK-LABEL: sext_nxv8i1_nxv8i32:
 534 ; CHECK:       # %bb.0:
 535 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 536 ; CHECK-NEXT:    vmv.v.i v8, 0
 537 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 538 ; CHECK-NEXT:    ret
 539   %r = sext <vscale x 8 x i1> %v to <vscale x 8 x i32>
 540   ret <vscale x 8 x i32> %r
 541 }
 542
 543 define <vscale x 8 x i32> @zext_nxv8i1_nxv8i32(<vscale x 8 x i1> %v) {
 544 ; CHECK-LABEL: zext_nxv8i1_nxv8i32:
 545 ; CHECK:       # %bb.0:
 546 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 547 ; CHECK-NEXT:    vmv.v.i v8, 0
 548 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 549 ; CHECK-NEXT:    ret
 550   %r = zext <vscale x 8 x i1> %v to <vscale x 8 x i32>
 551   ret <vscale x 8 x i32> %r
 552 }
 553
 554 define <vscale x 8 x i1> @trunc_nxv8i32_nxv8i1(<vscale x 8 x i32> %v) {
 555 ; CHECK-LABEL: trunc_nxv8i32_nxv8i1:
 556 ; CHECK:       # %bb.0:
 557 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 558 ; CHECK-NEXT:    vand.vi v8, v8, 1
 559 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 560 ; CHECK-NEXT:    ret
 561   %r = trunc <vscale x 8 x i32> %v to <vscale x 8 x i1>
 562   ret <vscale x 8 x i1> %r
 563 }
 564
 565 define <vscale x 16 x i32> @sext_nxv16i1_nxv16i32(<vscale x 16 x i1> %v) {
 566 ; CHECK-LABEL: sext_nxv16i1_nxv16i32:
 567 ; CHECK:       # %bb.0:
 568 ; CHECK-NEXT:    vsetvli a0, zero, e32, m8, ta, ma
 569 ; CHECK-NEXT:    vmv.v.i v8, 0
 570 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 571 ; CHECK-NEXT:    ret
 572   %r = sext <vscale x 16 x i1> %v to <vscale x 16 x i32>
 573   ret <vscale x 16 x i32> %r
 574 }
 575
 576 define <vscale x 16 x i32> @zext_nxv16i1_nxv16i32(<vscale x 16 x i1> %v) {
 577 ; CHECK-LABEL: zext_nxv16i1_nxv16i32:
 578 ; CHECK:       # %bb.0:
 579 ; CHECK-NEXT:    vsetvli a0, zero, e32, m8, ta, ma
 580 ; CHECK-NEXT:    vmv.v.i v8, 0
 581 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 582 ; CHECK-NEXT:    ret
 583   %r = zext <vscale x 16 x i1> %v to <vscale x 16 x i32>
 584   ret <vscale x 16 x i32> %r
 585 }
 586
 587 define <vscale x 16 x i1> @trunc_nxv16i32_nxv16i1(<vscale x 16 x i32> %v) {
 588 ; CHECK-LABEL: trunc_nxv16i32_nxv16i1:
 589 ; CHECK:       # %bb.0:
 590 ; CHECK-NEXT:    vsetvli a0, zero, e32, m8, ta, ma
 591 ; CHECK-NEXT:    vand.vi v8, v8, 1
 592 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 593 ; CHECK-NEXT:    ret
 594   %r = trunc <vscale x 16 x i32> %v to <vscale x 16 x i1>
 595   ret <vscale x 16 x i1> %r
 596 }
 597
 598 define <vscale x 1 x i64> @sext_nxv1i1_nxv1i64(<vscale x 1 x i1> %v) {
 599 ; CHECK-LABEL: sext_nxv1i1_nxv1i64:
 600 ; CHECK:       # %bb.0:
 601 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 602 ; CHECK-NEXT:    vmv.v.i v8, 0
 603 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 604 ; CHECK-NEXT:    ret
 605   %r = sext <vscale x 1 x i1> %v to <vscale x 1 x i64>
 606   ret <vscale x 1 x i64> %r
 607 }
 608
 609 define <vscale x 1 x i64> @zext_nxv1i1_nxv1i64(<vscale x 1 x i1> %v) {
 610 ; CHECK-LABEL: zext_nxv1i1_nxv1i64:
 611 ; CHECK:       # %bb.0:
 612 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 613 ; CHECK-NEXT:    vmv.v.i v8, 0
 614 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 615 ; CHECK-NEXT:    ret
 616   %r = zext <vscale x 1 x i1> %v to <vscale x 1 x i64>
 617   ret <vscale x 1 x i64> %r
 618 }
 619
 620 define <vscale x 1 x i1> @trunc_nxv1i64_nxv1i1(<vscale x 1 x i64> %v) {
 621 ; CHECK-LABEL: trunc_nxv1i64_nxv1i1:
 622 ; CHECK:       # %bb.0:
 623 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 624 ; CHECK-NEXT:    vand.vi v8, v8, 1
 625 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 626 ; CHECK-NEXT:    ret
 627   %r = trunc <vscale x 1 x i64> %v to <vscale x 1 x i1>
 628   ret <vscale x 1 x i1> %r
 629 }
 630
 631 define <vscale x 2 x i64> @sext_nxv2i1_nxv2i64(<vscale x 2 x i1> %v) {
 632 ; CHECK-LABEL: sext_nxv2i1_nxv2i64:
 633 ; CHECK:       # %bb.0:
 634 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 635 ; CHECK-NEXT:    vmv.v.i v8, 0
 636 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 637 ; CHECK-NEXT:    ret
 638   %r = sext <vscale x 2 x i1> %v to <vscale x 2 x i64>
 639   ret <vscale x 2 x i64> %r
 640 }
 641
 642 define <vscale x 2 x i64> @zext_nxv2i1_nxv2i64(<vscale x 2 x i1> %v) {
 643 ; CHECK-LABEL: zext_nxv2i1_nxv2i64:
 644 ; CHECK:       # %bb.0:
 645 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 646 ; CHECK-NEXT:    vmv.v.i v8, 0
 647 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 648 ; CHECK-NEXT:    ret
 649   %r = zext <vscale x 2 x i1> %v to <vscale x 2 x i64>
 650   ret <vscale x 2 x i64> %r
 651 }
 652
 653 define <vscale x 2 x i1> @trunc_nxv2i64_nxv2i1(<vscale x 2 x i64> %v) {
 654 ; CHECK-LABEL: trunc_nxv2i64_nxv2i1:
 655 ; CHECK:       # %bb.0:
 656 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 657 ; CHECK-NEXT:    vand.vi v8, v8, 1
 658 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 659 ; CHECK-NEXT:    ret
 660   %r = trunc <vscale x 2 x i64> %v to <vscale x 2 x i1>
 661   ret <vscale x 2 x i1> %r
 662 }
 663
 664 define <vscale x 4 x i64> @sext_nxv4i1_nxv4i64(<vscale x 4 x i1> %v) {
 665 ; CHECK-LABEL: sext_nxv4i1_nxv4i64:
 666 ; CHECK:       # %bb.0:
 667 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 668 ; CHECK-NEXT:    vmv.v.i v8, 0
 669 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 670 ; CHECK-NEXT:    ret
 671   %r = sext <vscale x 4 x i1> %v to <vscale x 4 x i64>
 672   ret <vscale x 4 x i64> %r
 673 }
 674
 675 define <vscale x 4 x i64> @zext_nxv4i1_nxv4i64(<vscale x 4 x i1> %v) {
 676 ; CHECK-LABEL: zext_nxv4i1_nxv4i64:
 677 ; CHECK:       # %bb.0:
 678 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 679 ; CHECK-NEXT:    vmv.v.i v8, 0
 680 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 681 ; CHECK-NEXT:    ret
 682   %r = zext <vscale x 4 x i1> %v to <vscale x 4 x i64>
 683   ret <vscale x 4 x i64> %r
 684 }
 685
 686 define <vscale x 4 x i1> @trunc_nxv4i64_nxv4i1(<vscale x 4 x i64> %v) {
 687 ; CHECK-LABEL: trunc_nxv4i64_nxv4i1:
 688 ; CHECK:       # %bb.0:
 689 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 690 ; CHECK-NEXT:    vand.vi v8, v8, 1
 691 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 692 ; CHECK-NEXT:    ret
 693   %r = trunc <vscale x 4 x i64> %v to <vscale x 4 x i1>
 694   ret <vscale x 4 x i1> %r
 695 }
 696
 697 define <vscale x 8 x i64> @sext_nxv8i1_nxv8i64(<vscale x 8 x i1> %v) {
 698 ; CHECK-LABEL: sext_nxv8i1_nxv8i64:
 699 ; CHECK:       # %bb.0:
 700 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 701 ; CHECK-NEXT:    vmv.v.i v8, 0
 702 ; CHECK-NEXT:    vmerge.vim v8, v8, -1, v0
 703 ; CHECK-NEXT:    ret
 704   %r = sext <vscale x 8 x i1> %v to <vscale x 8 x i64>
 705   ret <vscale x 8 x i64> %r
 706 }
 707
 708 define <vscale x 8 x i64> @zext_nxv8i1_nxv8i64(<vscale x 8 x i1> %v) {
 709 ; CHECK-LABEL: zext_nxv8i1_nxv8i64:
 710 ; CHECK:       # %bb.0:
 711 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 712 ; CHECK-NEXT:    vmv.v.i v8, 0
 713 ; CHECK-NEXT:    vmerge.vim v8, v8, 1, v0
 714 ; CHECK-NEXT:    ret
 715   %r = zext <vscale x 8 x i1> %v to <vscale x 8 x i64>
 716   ret <vscale x 8 x i64> %r
 717 }
 718
 719 define <vscale x 8 x i1> @trunc_nxv8i64_nxv8i1(<vscale x 8 x i64> %v) {
 720 ; CHECK-LABEL: trunc_nxv8i64_nxv8i1:
 721 ; CHECK:       # %bb.0:
 722 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 723 ; CHECK-NEXT:    vand.vi v8, v8, 1
 724 ; CHECK-NEXT:    vmsne.vi v0, v8, 0
 725 ; CHECK-NEXT:    ret
 726   %r = trunc <vscale x 8 x i64> %v to <vscale x 8 x i1>
 727   ret <vscale x 8 x i1> %r
 728 }