llvm/test/CodeGen/RISCV/rvv/subregister-undef-early-clobber.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc %s -mtriple=riscv64 -mattr=+v -enable-subreg-liveness -run-pass=init-undef -o - | FileCheck %s
   3
   4 ...
   5 ---
   6 name:            test_M4_sub_vrm1_0
   7 body:             |
   8   bb.0.entry:
   9     ; CHECK-LABEL: name: test_M4_sub_vrm1_0
  10     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
  11     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
  12     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
  13     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
  14     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_0
  15     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
  16     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
  17     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
  18     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
  19     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
  20     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_1
  21     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
  22     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
  23     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
  24     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
  25     ; CHECK-NEXT: $x10 = COPY [[COPY]]
  26     ; CHECK-NEXT: PseudoRET implicit $x10
  27     %1:vrm4 = IMPLICIT_DEF
  28     %7:gpr = ADDI $x0, 8
  29     %pt:vr = IMPLICIT_DEF
  30     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
  31     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm1_0
  32     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
  33     %pt2:vrm4 = IMPLICIT_DEF
  34     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5/* e32 */, 0, implicit $vl, implicit $vtype
  35     %2:gpr = ADDI $x0, 0
  36     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
  37     %3:gpr = COPY $x0
  38     $x10 = COPY %3
  39     PseudoRET implicit $x10
  40
  41 ...
  42
  43 ---
  44 name:            test_M4_sub_vrm1_1
  45 body:             |
  46   bb.0.entry:
  47     ; CHECK-LABEL: name: test_M4_sub_vrm1_1
  48     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
  49     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
  50     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
  51     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
  52     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_1
  53     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
  54     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
  55     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
  56     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
  57     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
  58     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_0
  59     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
  60     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
  61     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
  62     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
  63     ; CHECK-NEXT: $x10 = COPY [[COPY]]
  64     ; CHECK-NEXT: PseudoRET implicit $x10
  65     %1:vrm4 = IMPLICIT_DEF
  66     %7:gpr = ADDI $x0, 8
  67     %pt:vr = IMPLICIT_DEF
  68     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
  69     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm1_1
  70     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
  71     %pt2:vrm4 = IMPLICIT_DEF
  72     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
  73     %2:gpr = ADDI $x0, 0
  74     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
  75     %3:gpr = COPY $x0
  76     $x10 = COPY %3
  77     PseudoRET implicit $x10
  78
  79 ...
  80
  81 ---
  82 name:            test_M4_sub_vrm1_2
  83 body:             |
  84   bb.0.entry:
  85     ; CHECK-LABEL: name: test_M4_sub_vrm1_2
  86     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
  87     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
  88     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
  89     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
  90     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_2
  91     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
  92     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
  93     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
  94     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
  95     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
  96     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_3
  97     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
  98     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
  99     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 100     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 101     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 102     ; CHECK-NEXT: PseudoRET implicit $x10
 103     %1:vrm4 = IMPLICIT_DEF
 104     %7:gpr = ADDI $x0, 8
 105     %pt:vr = IMPLICIT_DEF
 106     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 107     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm1_2
 108     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 109     %pt2:vrm4 = IMPLICIT_DEF
 110     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 111     %2:gpr = ADDI $x0, 0
 112     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 113     %3:gpr = COPY $x0
 114     $x10 = COPY %3
 115     PseudoRET implicit $x10
 116
 117 ...
 118
 119 ---
 120 name:            test_M4_sub_vrm1_3
 121 body:             |
 122   bb.0.entry:
 123     ; CHECK-LABEL: name: test_M4_sub_vrm1_3
 124     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
 125     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 126     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 127     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 128     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_3
 129     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 130     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
 131     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 132     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
 133     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 134     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_2
 135     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 136     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 137     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 138     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 139     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 140     ; CHECK-NEXT: PseudoRET implicit $x10
 141     %1:vrm4 = IMPLICIT_DEF
 142     %7:gpr = ADDI $x0, 8
 143     %pt:vr = IMPLICIT_DEF
 144     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 145     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm1_3
 146     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 147     %pt2:vrm4 = IMPLICIT_DEF
 148     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 149     %2:gpr = ADDI $x0, 0
 150     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 151     %3:gpr = COPY $x0
 152     $x10 = COPY %3
 153     PseudoRET implicit $x10
 154
 155 ...
 156
 157 ---
 158 name:            test_M4_sub_vrm2_0
 159 body:             |
 160   bb.0.entry:
 161     ; CHECK-LABEL: name: test_M4_sub_vrm2_0
 162     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
 163     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 164     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 165     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 166     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_0
 167     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 168     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
 169     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 170     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
 171     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG1]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 172     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 173     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 174     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 175     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 176     ; CHECK-NEXT: PseudoRET implicit $x10
 177     %1:vrm4 = IMPLICIT_DEF
 178     %7:gpr = ADDI $x0, 8
 179     %pt:vrm2 = IMPLICIT_DEF
 180     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 181     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm2_0
 182     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 183     %pt2:vrm4 = IMPLICIT_DEF
 184     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 185     %2:gpr = ADDI $x0, 0
 186     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 187     %3:gpr = COPY $x0
 188     $x10 = COPY %3
 189     PseudoRET implicit $x10
 190
 191 ...
 192
 193 ---
 194 name:            test_M4_sub_vrm2_1
 195 body:             |
 196   bb.0.entry:
 197     ; CHECK-LABEL: name: test_M4_sub_vrm2_1
 198     ; CHECK: [[DEF:%[0-9]+]]:vrm4 = IMPLICIT_DEF
 199     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 200     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 201     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 202     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm4 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_1
 203     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 204     ; CHECK-NEXT: %pt2:vrm4 = IMPLICIT_DEF
 205     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 206     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm4 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
 207     ; CHECK-NEXT: early-clobber %6:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed [[INSERT_SUBREG1]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 208     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 209     ; CHECK-NEXT: PseudoVSE32_V_M4 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 210     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 211     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 212     ; CHECK-NEXT: PseudoRET implicit $x10
 213     %1:vrm4 = IMPLICIT_DEF
 214     %7:gpr = ADDI $x0, 8
 215     %pt:vrm2 = IMPLICIT_DEF
 216     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 217     %6:vrm4 = INSERT_SUBREG %1:vrm4, %5, %subreg.sub_vrm2_1
 218     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 219     %pt2:vrm4 = IMPLICIT_DEF
 220     early-clobber %0:vrm4 = PseudoVRGATHER_VI_M4 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 221     %2:gpr = ADDI $x0, 0
 222     PseudoVSE32_V_M4 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 223     %3:gpr = COPY $x0
 224     $x10 = COPY %3
 225     PseudoRET implicit $x10
 226
 227 ...
 228
 229
 230 ---
 231 name:            test_M8_sub_vrm1_0
 232 body:             |
 233   bb.0.entry:
 234     ; CHECK-LABEL: name: test_M8_sub_vrm1_0
 235     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 236     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 237     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 238     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 239     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_0
 240     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 241     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 242     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 243     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 244     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 245     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
 246     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 247     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_1
 248     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 249     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 250     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 251     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 252     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 253     ; CHECK-NEXT: PseudoRET implicit $x10
 254     %1:vrm8 = IMPLICIT_DEF
 255     %7:gpr = ADDI $x0, 8
 256     %pt:vr = IMPLICIT_DEF
 257     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 258     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_0
 259     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 260     %pt2:vrm8 = IMPLICIT_DEF
 261     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 262     %2:gpr = ADDI $x0, 0
 263     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 264     %3:gpr = COPY $x0
 265     $x10 = COPY %3
 266     PseudoRET implicit $x10
 267
 268 ...
 269
 270 ---
 271 name:            test_M8_sub_vrm1_1
 272 body:             |
 273   bb.0.entry:
 274     ; CHECK-LABEL: name: test_M8_sub_vrm1_1
 275     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 276     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 277     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 278     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 279     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_1
 280     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 281     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 282     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 283     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 284     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 285     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
 286     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 287     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_0
 288     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 289     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 290     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 291     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 292     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 293     ; CHECK-NEXT: PseudoRET implicit $x10
 294     %1:vrm8 = IMPLICIT_DEF
 295     %7:gpr = ADDI $x0, 8
 296     %pt:vr = IMPLICIT_DEF
 297     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 298     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_1
 299     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 300     %pt2:vrm8 = IMPLICIT_DEF
 301     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 302     %2:gpr = ADDI $x0, 0
 303     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 304     %3:gpr = COPY $x0
 305     $x10 = COPY %3
 306     PseudoRET implicit $x10
 307
 308 ...
 309
 310 ---
 311 name:            test_M8_sub_vrm1_2
 312 body:             |
 313   bb.0.entry:
 314     ; CHECK-LABEL: name: test_M8_sub_vrm1_2
 315     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 316     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 317     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 318     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 319     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_2
 320     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 321     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 322     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 323     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 324     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 325     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
 326     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 327     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_3
 328     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 329     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 330     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 331     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 332     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 333     ; CHECK-NEXT: PseudoRET implicit $x10
 334     %1:vrm8 = IMPLICIT_DEF
 335     %7:gpr = ADDI $x0, 8
 336     %pt:vr = IMPLICIT_DEF
 337     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 338     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_2
 339     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 340     %pt2:vrm8 = IMPLICIT_DEF
 341     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 342     %2:gpr = ADDI $x0, 0
 343     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 344     %3:gpr = COPY $x0
 345     $x10 = COPY %3
 346     PseudoRET implicit $x10
 347
 348 ...
 349
 350 ---
 351 name:            test_M8_sub_vrm1_3
 352 body:             |
 353   bb.0.entry:
 354     ; CHECK-LABEL: name: test_M8_sub_vrm1_3
 355     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 356     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 357     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 358     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 359     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_3
 360     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 361     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 362     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 363     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 364     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 365     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
 366     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 367     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_2
 368     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 369     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 370     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 371     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 372     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 373     ; CHECK-NEXT: PseudoRET implicit $x10
 374     %1:vrm8 = IMPLICIT_DEF
 375     %7:gpr = ADDI $x0, 8
 376     %pt:vr = IMPLICIT_DEF
 377     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 378     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_3
 379     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 380     %pt2:vrm8 = IMPLICIT_DEF
 381     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 382     %2:gpr = ADDI $x0, 0
 383     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 384     %3:gpr = COPY $x0
 385     $x10 = COPY %3
 386     PseudoRET implicit $x10
 387
 388 ...
 389
 390 ---
 391 name:            test_M8_sub_vrm1_4
 392 body:             |
 393   bb.0.entry:
 394     ; CHECK-LABEL: name: test_M8_sub_vrm1_4
 395     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 396     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 397     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 398     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 399     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_4
 400     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 401     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 402     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 403     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 404     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 405     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_3
 406     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 407     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_5
 408     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 409     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 410     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 411     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 412     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 413     ; CHECK-NEXT: PseudoRET implicit $x10
 414     %1:vrm8 = IMPLICIT_DEF
 415     %7:gpr = ADDI $x0, 8
 416     %pt:vr = IMPLICIT_DEF
 417     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 418     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_4
 419     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 420     %pt2:vrm8 = IMPLICIT_DEF
 421     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 422     %2:gpr = ADDI $x0, 0
 423     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 424     %3:gpr = COPY $x0
 425     $x10 = COPY %3
 426     PseudoRET implicit $x10
 427
 428 ...
 429
 430 ---
 431 name:            test_M8_sub_vrm1_5
 432 body:             |
 433   bb.0.entry:
 434     ; CHECK-LABEL: name: test_M8_sub_vrm1_5
 435     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 436     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 437     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 438     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 439     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_5
 440     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 441     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 442     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 443     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 444     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 445     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_3
 446     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 447     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_4
 448     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 449     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 450     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 451     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 452     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 453     ; CHECK-NEXT: PseudoRET implicit $x10
 454     %1:vrm8 = IMPLICIT_DEF
 455     %7:gpr = ADDI $x0, 8
 456     %pt:vr = IMPLICIT_DEF
 457     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 458     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_5
 459     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 460     %pt2:vrm8 = IMPLICIT_DEF
 461     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 462     %2:gpr = ADDI $x0, 0
 463     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 464     %3:gpr = COPY $x0
 465     $x10 = COPY %3
 466     PseudoRET implicit $x10
 467
 468 ...
 469
 470 ---
 471 name:            test_M8_sub_vrm1_6
 472 body:             |
 473   bb.0.entry:
 474     ; CHECK-LABEL: name: test_M8_sub_vrm1_6
 475     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 476     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 477     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 478     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 479     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_6
 480     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 481     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 482     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 483     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 484     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 485     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_2
 486     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 487     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_7
 488     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 489     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 490     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 491     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 492     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 493     ; CHECK-NEXT: PseudoRET implicit $x10
 494     %1:vrm8 = IMPLICIT_DEF
 495     %7:gpr = ADDI $x0, 8
 496     %pt:vr = IMPLICIT_DEF
 497     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 498     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_6
 499     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 500     %pt2:vrm8 = IMPLICIT_DEF
 501     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 502     %2:gpr = ADDI $x0, 0
 503     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 504     %3:gpr = COPY $x0
 505     $x10 = COPY %3
 506     PseudoRET implicit $x10
 507
 508 ...
 509
 510 ---
 511 name:            test_M8_sub_vrm1_7
 512 body:             |
 513   bb.0.entry:
 514     ; CHECK-LABEL: name: test_M8_sub_vrm1_7
 515     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 516     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 517     ; CHECK-NEXT: %pt:vr = IMPLICIT_DEF
 518     ; CHECK-NEXT: [[PseudoVLE32_V_M1_:%[0-9]+]]:vr = PseudoVLE32_V_M1 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 519     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M1_]], %subreg.sub_vrm1_7
 520     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 521     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 522     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 523     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 524     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 525     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_2
 526     ; CHECK-NEXT: [[PseudoRVVInitUndefM1_:%[0-9]+]]:vr = PseudoRVVInitUndefM1
 527     ; CHECK-NEXT: [[INSERT_SUBREG3:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG2]], [[PseudoRVVInitUndefM1_]], %subreg.sub_vrm1_6
 528     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG3]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 529     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 530     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 531     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 532     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 533     ; CHECK-NEXT: PseudoRET implicit $x10
 534     %1:vrm8 = IMPLICIT_DEF
 535     %7:gpr = ADDI $x0, 8
 536     %pt:vr = IMPLICIT_DEF
 537     %5:vr = PseudoVLE32_V_M1 %pt, killed %7:gpr, 0, 5, 0
 538     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm1_7
 539     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 540     %pt2:vrm8 = IMPLICIT_DEF
 541     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 542     %2:gpr = ADDI $x0, 0
 543     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 544     %3:gpr = COPY $x0
 545     $x10 = COPY %3
 546     PseudoRET implicit $x10
 547
 548 ...
 549
 550 ---
 551 name:            test_M8_sub_vrm2_0
 552 body:             |
 553   bb.0.entry:
 554     ; CHECK-LABEL: name: test_M8_sub_vrm2_0
 555     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 556     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 557     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 558     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 559     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_0
 560     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 561     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 562     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 563     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 564     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 565     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_1
 566     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 567     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 568     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 569     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 570     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 571     ; CHECK-NEXT: PseudoRET implicit $x10
 572     %1:vrm8 = IMPLICIT_DEF
 573     %7:gpr = ADDI $x0, 8
 574     %pt:vrm2 = IMPLICIT_DEF
 575     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 576     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm2_0
 577     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 578     %pt2:vrm8 = IMPLICIT_DEF
 579     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 580     %2:gpr = ADDI $x0, 0
 581     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 582     %3:gpr = COPY $x0
 583     $x10 = COPY %3
 584     PseudoRET implicit $x10
 585
 586 ...
 587
 588 ---
 589 name:            test_M8_sub_vrm2_1
 590 body:             |
 591   bb.0.entry:
 592     ; CHECK-LABEL: name: test_M8_sub_vrm2_1
 593     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 594     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 595     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 596     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 597     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_1
 598     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 599     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 600     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 601     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 602     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 603     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_0
 604     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 605     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 606     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 607     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 608     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 609     ; CHECK-NEXT: PseudoRET implicit $x10
 610     %1:vrm8 = IMPLICIT_DEF
 611     %7:gpr = ADDI $x0, 8
 612     %pt:vrm2 = IMPLICIT_DEF
 613     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 614     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm2_1
 615     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 616     %pt2:vrm8 = IMPLICIT_DEF
 617     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 618     %2:gpr = ADDI $x0, 0
 619     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 620     %3:gpr = COPY $x0
 621     $x10 = COPY %3
 622     PseudoRET implicit $x10
 623
 624 ...
 625
 626 ---
 627 name:            test_M8_sub_vrm2_2
 628 body:             |
 629   bb.0.entry:
 630     ; CHECK-LABEL: name: test_M8_sub_vrm2_2
 631     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 632     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 633     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 634     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 635     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_2
 636     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 637     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 638     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 639     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 640     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 641     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_3
 642     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 643     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 644     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 645     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 646     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 647     ; CHECK-NEXT: PseudoRET implicit $x10
 648     %1:vrm8 = IMPLICIT_DEF
 649     %7:gpr = ADDI $x0, 8
 650     %pt:vrm2 = IMPLICIT_DEF
 651     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 652     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm2_2
 653     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 654     %pt2:vrm8 = IMPLICIT_DEF
 655     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 656     %2:gpr = ADDI $x0, 0
 657     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 658     %3:gpr = COPY $x0
 659     $x10 = COPY %3
 660     PseudoRET implicit $x10
 661
 662 ...
 663
 664 ---
 665 name:            test_M8_sub_vrm2_3
 666 body:             |
 667   bb.0.entry:
 668     ; CHECK-LABEL: name: test_M8_sub_vrm2_3
 669     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 670     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 671     ; CHECK-NEXT: %pt:vrm2 = IMPLICIT_DEF
 672     ; CHECK-NEXT: [[PseudoVLE32_V_M2_:%[0-9]+]]:vrm2 = PseudoVLE32_V_M2 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 673     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M2_]], %subreg.sub_vrm2_3
 674     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 675     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 676     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 677     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 678     ; CHECK-NEXT: [[PseudoRVVInitUndefM2_:%[0-9]+]]:vrm2 = PseudoRVVInitUndefM2
 679     ; CHECK-NEXT: [[INSERT_SUBREG2:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG1]], [[PseudoRVVInitUndefM2_]], %subreg.sub_vrm2_2
 680     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG2]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 681     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 682     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 683     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 684     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 685     ; CHECK-NEXT: PseudoRET implicit $x10
 686     %1:vrm8 = IMPLICIT_DEF
 687     %7:gpr = ADDI $x0, 8
 688     %pt:vrm2 = IMPLICIT_DEF
 689     %5:vrm2 = PseudoVLE32_V_M2 %pt, killed %7:gpr, 0, 5, 0
 690     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm2_3
 691     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 692     %pt2:vrm8 = IMPLICIT_DEF
 693     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 694     %2:gpr = ADDI $x0, 0
 695     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 696     %3:gpr = COPY $x0
 697     $x10 = COPY %3
 698     PseudoRET implicit $x10
 699
 700 ...
 701
 702 ---
 703 name:            test_M8_sub_vrm4_0
 704 body:             |
 705   bb.0.entry:
 706     ; CHECK-LABEL: name: test_M8_sub_vrm4_0
 707     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 708     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 709     ; CHECK-NEXT: %pt:vrm4 = IMPLICIT_DEF
 710     ; CHECK-NEXT: [[PseudoVLE32_V_M4_:%[0-9]+]]:vrm4 = PseudoVLE32_V_M4 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 711     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M4_]], %subreg.sub_vrm4_0
 712     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 713     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 714     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 715     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_1
 716     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG1]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 717     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 718     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 719     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 720     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 721     ; CHECK-NEXT: PseudoRET implicit $x10
 722     %1:vrm8 = IMPLICIT_DEF
 723     %7:gpr = ADDI $x0, 8
 724     %pt:vrm4 = IMPLICIT_DEF
 725     %5:vrm4 = PseudoVLE32_V_M4 %pt, killed %7:gpr, 0, 5, 0
 726     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm4_0
 727     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 728     %pt2:vrm8 = IMPLICIT_DEF
 729     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 730     %2:gpr = ADDI $x0, 0
 731     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 732     %3:gpr = COPY $x0
 733     $x10 = COPY %3
 734     PseudoRET implicit $x10
 735
 736 ...
 737
 738 ---
 739 name:            test_M8_sub_vrm4_1
 740 body:             |
 741   bb.0.entry:
 742     ; CHECK-LABEL: name: test_M8_sub_vrm4_1
 743     ; CHECK: [[DEF:%[0-9]+]]:vrm8 = IMPLICIT_DEF
 744     ; CHECK-NEXT: [[ADDI:%[0-9]+]]:gpr = ADDI $x0, 8
 745     ; CHECK-NEXT: %pt:vrm4 = IMPLICIT_DEF
 746     ; CHECK-NEXT: [[PseudoVLE32_V_M4_:%[0-9]+]]:vrm4 = PseudoVLE32_V_M4 %pt, killed [[ADDI]], 0, 5 /* e32 */, 0 /* tu, mu */
 747     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:vrm8 = INSERT_SUBREG [[DEF]], [[PseudoVLE32_V_M4_]], %subreg.sub_vrm4_1
 748     ; CHECK-NEXT: dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 749     ; CHECK-NEXT: %pt2:vrm8 = IMPLICIT_DEF
 750     ; CHECK-NEXT: [[PseudoRVVInitUndefM4_:%[0-9]+]]:vrm4 = PseudoRVVInitUndefM4
 751     ; CHECK-NEXT: [[INSERT_SUBREG1:%[0-9]+]]:vrm8 = INSERT_SUBREG [[INSERT_SUBREG]], [[PseudoRVVInitUndefM4_]], %subreg.sub_vrm4_0
 752     ; CHECK-NEXT: early-clobber %6:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed [[INSERT_SUBREG1]], 0, 0, 5 /* e32 */, 0 /* tu, mu */, implicit $vl, implicit $vtype
 753     ; CHECK-NEXT: [[ADDI1:%[0-9]+]]:gpr = ADDI $x0, 0
 754     ; CHECK-NEXT: PseudoVSE32_V_M8 killed %6, killed [[ADDI1]], 0, 5 /* e32 */, implicit $vl, implicit $vtype
 755     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr = COPY $x0
 756     ; CHECK-NEXT: $x10 = COPY [[COPY]]
 757     ; CHECK-NEXT: PseudoRET implicit $x10
 758     %1:vrm8 = IMPLICIT_DEF
 759     %7:gpr = ADDI $x0, 8
 760     %pt:vrm4 = IMPLICIT_DEF
 761     %5:vrm4 = PseudoVLE32_V_M4 %pt, killed %7:gpr, 0, 5, 0
 762     %6:vrm8 = INSERT_SUBREG %1:vrm8, %5, %subreg.sub_vrm4_1
 763     dead $x0 = PseudoVSETIVLI 0, 210 /* e32, m4, ta, ma */, implicit-def $vl, implicit-def $vtype
 764     %pt2:vrm8 = IMPLICIT_DEF
 765     early-clobber %0:vrm8 = PseudoVRGATHER_VI_M8 %pt2, killed %6, 0, 0, 5 /* e32 */, 0, implicit $vl, implicit $vtype
 766     %2:gpr = ADDI $x0, 0
 767     PseudoVSE32_V_M8 killed %0, killed %2, 0, 5 /* e32 */, implicit $vl, implicit $vtype
 768     %3:gpr = COPY $x0
 769     $x10 = COPY %3
 770     PseudoRET implicit $x10
 771
 772 ...