llvm/test/CodeGen/RISCV/rvv/vdivu-sdnode.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32,RV32-V
   3 ; RUN: llc -mtriple=riscv32 -mattr=+zve64x -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV32,ZVE64X
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64,RV64-V
   5 ; RUN: llc -mtriple=riscv64 -mattr=+zve64x -verify-machineinstrs < %s | FileCheck %s --check-prefixes=CHECK,RV64,ZVE64X
   6
   7 define <vscale x 1 x i8> @vdivu_vv_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb) {
   8 ; CHECK-LABEL: vdivu_vv_nxv1i8:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
  11 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
  12 ; CHECK-NEXT:    ret
  13   %vc = udiv <vscale x 1 x i8> %va, %vb
  14   ret <vscale x 1 x i8> %vc
  15 }
  16
  17 define <vscale x 1 x i8> @vdivu_vx_nxv1i8(<vscale x 1 x i8> %va, i8 signext %b) {
  18 ; CHECK-LABEL: vdivu_vx_nxv1i8:
  19 ; CHECK:       # %bb.0:
  20 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf8, ta, ma
  21 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
  22 ; CHECK-NEXT:    ret
  23   %head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  24   %splat = shufflevector <vscale x 1 x i8> %head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  25   %vc = udiv <vscale x 1 x i8> %va, %splat
  26   ret <vscale x 1 x i8> %vc
  27 }
  28
  29 define <vscale x 1 x i8> @vdivu_vi_nxv1i8_0(<vscale x 1 x i8> %va) {
  30 ; CHECK-LABEL: vdivu_vi_nxv1i8_0:
  31 ; CHECK:       # %bb.0:
  32 ; CHECK-NEXT:    li a0, 33
  33 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf8, ta, ma
  34 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
  35 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
  36 ; CHECK-NEXT:    ret
  37   %vc = udiv <vscale x 1 x i8> %va, splat (i8 -7)
  38   ret <vscale x 1 x i8> %vc
  39 }
  40
  41 ; Test V/1 to see if we can optimize it away for scalable vectors.
  42 define <vscale x 1 x i8> @vdivu_vi_nxv1i8_1(<vscale x 1 x i8> %va) {
  43 ; CHECK-LABEL: vdivu_vi_nxv1i8_1:
  44 ; CHECK:       # %bb.0:
  45 ; CHECK-NEXT:    ret
  46   %vc = udiv <vscale x 1 x i8> %va, splat (i8 1)
  47   ret <vscale x 1 x i8> %vc
  48 }
  49
  50 ; Test 0/V to see if we can optimize it away for scalable vectors.
  51 define <vscale x 1 x i8> @vdivu_iv_nxv1i8_0(<vscale x 1 x i8> %va) {
  52 ; CHECK-LABEL: vdivu_iv_nxv1i8_0:
  53 ; CHECK:       # %bb.0:
  54 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf8, ta, ma
  55 ; CHECK-NEXT:    vmv.v.i v8, 0
  56 ; CHECK-NEXT:    ret
  57   %vc = udiv <vscale x 1 x i8> splat (i8 0), %va
  58   ret <vscale x 1 x i8> %vc
  59 }
  60
  61 define <vscale x 2 x i8> @vdivu_vv_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb) {
  62 ; CHECK-LABEL: vdivu_vv_nxv2i8:
  63 ; CHECK:       # %bb.0:
  64 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf4, ta, ma
  65 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
  66 ; CHECK-NEXT:    ret
  67   %vc = udiv <vscale x 2 x i8> %va, %vb
  68   ret <vscale x 2 x i8> %vc
  69 }
  70
  71 define <vscale x 2 x i8> @vdivu_vx_nxv2i8(<vscale x 2 x i8> %va, i8 signext %b) {
  72 ; CHECK-LABEL: vdivu_vx_nxv2i8:
  73 ; CHECK:       # %bb.0:
  74 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  75 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
  76 ; CHECK-NEXT:    ret
  77   %head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
  78   %splat = shufflevector <vscale x 2 x i8> %head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
  79   %vc = udiv <vscale x 2 x i8> %va, %splat
  80   ret <vscale x 2 x i8> %vc
  81 }
  82
  83 define <vscale x 2 x i8> @vdivu_vi_nxv2i8_0(<vscale x 2 x i8> %va) {
  84 ; CHECK-LABEL: vdivu_vi_nxv2i8_0:
  85 ; CHECK:       # %bb.0:
  86 ; CHECK-NEXT:    li a0, 33
  87 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  88 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
  89 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
  90 ; CHECK-NEXT:    ret
  91   %vc = udiv <vscale x 2 x i8> %va, splat (i8 -7)
  92   ret <vscale x 2 x i8> %vc
  93 }
  94
  95 define <vscale x 4 x i8> @vdivu_vv_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb) {
  96 ; CHECK-LABEL: vdivu_vv_nxv4i8:
  97 ; CHECK:       # %bb.0:
  98 ; CHECK-NEXT:    vsetvli a0, zero, e8, mf2, ta, ma
  99 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 100 ; CHECK-NEXT:    ret
 101   %vc = udiv <vscale x 4 x i8> %va, %vb
 102   ret <vscale x 4 x i8> %vc
 103 }
 104
 105 define <vscale x 4 x i8> @vdivu_vx_nxv4i8(<vscale x 4 x i8> %va, i8 signext %b) {
 106 ; CHECK-LABEL: vdivu_vx_nxv4i8:
 107 ; CHECK:       # %bb.0:
 108 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf2, ta, ma
 109 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 110 ; CHECK-NEXT:    ret
 111   %head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 112   %splat = shufflevector <vscale x 4 x i8> %head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 113   %vc = udiv <vscale x 4 x i8> %va, %splat
 114   ret <vscale x 4 x i8> %vc
 115 }
 116
 117 define <vscale x 4 x i8> @vdivu_vi_nxv4i8_0(<vscale x 4 x i8> %va) {
 118 ; CHECK-LABEL: vdivu_vi_nxv4i8_0:
 119 ; CHECK:       # %bb.0:
 120 ; CHECK-NEXT:    li a0, 33
 121 ; CHECK-NEXT:    vsetvli a1, zero, e8, mf2, ta, ma
 122 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 123 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
 124 ; CHECK-NEXT:    ret
 125   %vc = udiv <vscale x 4 x i8> %va, splat (i8 -7)
 126   ret <vscale x 4 x i8> %vc
 127 }
 128
 129 define <vscale x 8 x i8> @vdivu_vv_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb) {
 130 ; CHECK-LABEL: vdivu_vv_nxv8i8:
 131 ; CHECK:       # %bb.0:
 132 ; CHECK-NEXT:    vsetvli a0, zero, e8, m1, ta, ma
 133 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 134 ; CHECK-NEXT:    ret
 135   %vc = udiv <vscale x 8 x i8> %va, %vb
 136   ret <vscale x 8 x i8> %vc
 137 }
 138
 139 define <vscale x 8 x i8> @vdivu_vx_nxv8i8(<vscale x 8 x i8> %va, i8 signext %b) {
 140 ; CHECK-LABEL: vdivu_vx_nxv8i8:
 141 ; CHECK:       # %bb.0:
 142 ; CHECK-NEXT:    vsetvli a1, zero, e8, m1, ta, ma
 143 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 144 ; CHECK-NEXT:    ret
 145   %head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 146   %splat = shufflevector <vscale x 8 x i8> %head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 147   %vc = udiv <vscale x 8 x i8> %va, %splat
 148   ret <vscale x 8 x i8> %vc
 149 }
 150
 151 define <vscale x 8 x i8> @vdivu_vi_nxv8i8_0(<vscale x 8 x i8> %va) {
 152 ; CHECK-LABEL: vdivu_vi_nxv8i8_0:
 153 ; CHECK:       # %bb.0:
 154 ; CHECK-NEXT:    li a0, 33
 155 ; CHECK-NEXT:    vsetvli a1, zero, e8, m1, ta, ma
 156 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 157 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
 158 ; CHECK-NEXT:    ret
 159   %vc = udiv <vscale x 8 x i8> %va, splat (i8 -7)
 160   ret <vscale x 8 x i8> %vc
 161 }
 162
 163 define <vscale x 16 x i8> @vdivu_vv_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb) {
 164 ; CHECK-LABEL: vdivu_vv_nxv16i8:
 165 ; CHECK:       # %bb.0:
 166 ; CHECK-NEXT:    vsetvli a0, zero, e8, m2, ta, ma
 167 ; CHECK-NEXT:    vdivu.vv v8, v8, v10
 168 ; CHECK-NEXT:    ret
 169   %vc = udiv <vscale x 16 x i8> %va, %vb
 170   ret <vscale x 16 x i8> %vc
 171 }
 172
 173 define <vscale x 16 x i8> @vdivu_vx_nxv16i8(<vscale x 16 x i8> %va, i8 signext %b) {
 174 ; CHECK-LABEL: vdivu_vx_nxv16i8:
 175 ; CHECK:       # %bb.0:
 176 ; CHECK-NEXT:    vsetvli a1, zero, e8, m2, ta, ma
 177 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 178 ; CHECK-NEXT:    ret
 179   %head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 180   %splat = shufflevector <vscale x 16 x i8> %head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 181   %vc = udiv <vscale x 16 x i8> %va, %splat
 182   ret <vscale x 16 x i8> %vc
 183 }
 184
 185 define <vscale x 16 x i8> @vdivu_vi_nxv16i8_0(<vscale x 16 x i8> %va) {
 186 ; CHECK-LABEL: vdivu_vi_nxv16i8_0:
 187 ; CHECK:       # %bb.0:
 188 ; CHECK-NEXT:    li a0, 33
 189 ; CHECK-NEXT:    vsetvli a1, zero, e8, m2, ta, ma
 190 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 191 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
 192 ; CHECK-NEXT:    ret
 193   %vc = udiv <vscale x 16 x i8> %va, splat (i8 -7)
 194   ret <vscale x 16 x i8> %vc
 195 }
 196
 197 define <vscale x 32 x i8> @vdivu_vv_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb) {
 198 ; CHECK-LABEL: vdivu_vv_nxv32i8:
 199 ; CHECK:       # %bb.0:
 200 ; CHECK-NEXT:    vsetvli a0, zero, e8, m4, ta, ma
 201 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
 202 ; CHECK-NEXT:    ret
 203   %vc = udiv <vscale x 32 x i8> %va, %vb
 204   ret <vscale x 32 x i8> %vc
 205 }
 206
 207 define <vscale x 32 x i8> @vdivu_vx_nxv32i8(<vscale x 32 x i8> %va, i8 signext %b) {
 208 ; CHECK-LABEL: vdivu_vx_nxv32i8:
 209 ; CHECK:       # %bb.0:
 210 ; CHECK-NEXT:    vsetvli a1, zero, e8, m4, ta, ma
 211 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 212 ; CHECK-NEXT:    ret
 213   %head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 214   %splat = shufflevector <vscale x 32 x i8> %head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 215   %vc = udiv <vscale x 32 x i8> %va, %splat
 216   ret <vscale x 32 x i8> %vc
 217 }
 218
 219 define <vscale x 32 x i8> @vdivu_vi_nxv32i8_0(<vscale x 32 x i8> %va) {
 220 ; CHECK-LABEL: vdivu_vi_nxv32i8_0:
 221 ; CHECK:       # %bb.0:
 222 ; CHECK-NEXT:    li a0, 33
 223 ; CHECK-NEXT:    vsetvli a1, zero, e8, m4, ta, ma
 224 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 225 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
 226 ; CHECK-NEXT:    ret
 227   %vc = udiv <vscale x 32 x i8> %va, splat (i8 -7)
 228   ret <vscale x 32 x i8> %vc
 229 }
 230
 231 define <vscale x 64 x i8> @vdivu_vv_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb) {
 232 ; CHECK-LABEL: vdivu_vv_nxv64i8:
 233 ; CHECK:       # %bb.0:
 234 ; CHECK-NEXT:    vsetvli a0, zero, e8, m8, ta, ma
 235 ; CHECK-NEXT:    vdivu.vv v8, v8, v16
 236 ; CHECK-NEXT:    ret
 237   %vc = udiv <vscale x 64 x i8> %va, %vb
 238   ret <vscale x 64 x i8> %vc
 239 }
 240
 241 define <vscale x 64 x i8> @vdivu_vx_nxv64i8(<vscale x 64 x i8> %va, i8 signext %b) {
 242 ; CHECK-LABEL: vdivu_vx_nxv64i8:
 243 ; CHECK:       # %bb.0:
 244 ; CHECK-NEXT:    vsetvli a1, zero, e8, m8, ta, ma
 245 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 246 ; CHECK-NEXT:    ret
 247   %head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 248   %splat = shufflevector <vscale x 64 x i8> %head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 249   %vc = udiv <vscale x 64 x i8> %va, %splat
 250   ret <vscale x 64 x i8> %vc
 251 }
 252
 253 define <vscale x 64 x i8> @vdivu_vi_nxv64i8_0(<vscale x 64 x i8> %va) {
 254 ; CHECK-LABEL: vdivu_vi_nxv64i8_0:
 255 ; CHECK:       # %bb.0:
 256 ; CHECK-NEXT:    li a0, 33
 257 ; CHECK-NEXT:    vsetvli a1, zero, e8, m8, ta, ma
 258 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 259 ; CHECK-NEXT:    vsrl.vi v8, v8, 5
 260 ; CHECK-NEXT:    ret
 261   %vc = udiv <vscale x 64 x i8> %va, splat (i8 -7)
 262   ret <vscale x 64 x i8> %vc
 263 }
 264
 265 define <vscale x 1 x i16> @vdivu_vv_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb) {
 266 ; CHECK-LABEL: vdivu_vv_nxv1i16:
 267 ; CHECK:       # %bb.0:
 268 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf4, ta, ma
 269 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 270 ; CHECK-NEXT:    ret
 271   %vc = udiv <vscale x 1 x i16> %va, %vb
 272   ret <vscale x 1 x i16> %vc
 273 }
 274
 275 define <vscale x 1 x i16> @vdivu_vx_nxv1i16(<vscale x 1 x i16> %va, i16 signext %b) {
 276 ; CHECK-LABEL: vdivu_vx_nxv1i16:
 277 ; CHECK:       # %bb.0:
 278 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf4, ta, ma
 279 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 280 ; CHECK-NEXT:    ret
 281   %head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 282   %splat = shufflevector <vscale x 1 x i16> %head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 283   %vc = udiv <vscale x 1 x i16> %va, %splat
 284   ret <vscale x 1 x i16> %vc
 285 }
 286
 287 define <vscale x 1 x i16> @vdivu_vi_nxv1i16_0(<vscale x 1 x i16> %va) {
 288 ; CHECK-LABEL: vdivu_vi_nxv1i16_0:
 289 ; CHECK:       # %bb.0:
 290 ; CHECK-NEXT:    lui a0, 2
 291 ; CHECK-NEXT:    addi a0, a0, 1
 292 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf4, ta, ma
 293 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 294 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 295 ; CHECK-NEXT:    ret
 296   %vc = udiv <vscale x 1 x i16> %va, splat (i16 -7)
 297   ret <vscale x 1 x i16> %vc
 298 }
 299
 300 define <vscale x 2 x i16> @vdivu_vv_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb) {
 301 ; CHECK-LABEL: vdivu_vv_nxv2i16:
 302 ; CHECK:       # %bb.0:
 303 ; CHECK-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 304 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 305 ; CHECK-NEXT:    ret
 306   %vc = udiv <vscale x 2 x i16> %va, %vb
 307   ret <vscale x 2 x i16> %vc
 308 }
 309
 310 define <vscale x 2 x i16> @vdivu_vx_nxv2i16(<vscale x 2 x i16> %va, i16 signext %b) {
 311 ; CHECK-LABEL: vdivu_vx_nxv2i16:
 312 ; CHECK:       # %bb.0:
 313 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
 314 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 315 ; CHECK-NEXT:    ret
 316   %head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 317   %splat = shufflevector <vscale x 2 x i16> %head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 318   %vc = udiv <vscale x 2 x i16> %va, %splat
 319   ret <vscale x 2 x i16> %vc
 320 }
 321
 322 define <vscale x 2 x i16> @vdivu_vi_nxv2i16_0(<vscale x 2 x i16> %va) {
 323 ; CHECK-LABEL: vdivu_vi_nxv2i16_0:
 324 ; CHECK:       # %bb.0:
 325 ; CHECK-NEXT:    lui a0, 2
 326 ; CHECK-NEXT:    addi a0, a0, 1
 327 ; CHECK-NEXT:    vsetvli a1, zero, e16, mf2, ta, ma
 328 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 329 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 330 ; CHECK-NEXT:    ret
 331   %vc = udiv <vscale x 2 x i16> %va, splat (i16 -7)
 332   ret <vscale x 2 x i16> %vc
 333 }
 334
 335 define <vscale x 4 x i16> @vdivu_vv_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb) {
 336 ; CHECK-LABEL: vdivu_vv_nxv4i16:
 337 ; CHECK:       # %bb.0:
 338 ; CHECK-NEXT:    vsetvli a0, zero, e16, m1, ta, ma
 339 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 340 ; CHECK-NEXT:    ret
 341   %vc = udiv <vscale x 4 x i16> %va, %vb
 342   ret <vscale x 4 x i16> %vc
 343 }
 344
 345 define <vscale x 4 x i16> @vdivu_vx_nxv4i16(<vscale x 4 x i16> %va, i16 signext %b) {
 346 ; CHECK-LABEL: vdivu_vx_nxv4i16:
 347 ; CHECK:       # %bb.0:
 348 ; CHECK-NEXT:    vsetvli a1, zero, e16, m1, ta, ma
 349 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 350 ; CHECK-NEXT:    ret
 351   %head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 352   %splat = shufflevector <vscale x 4 x i16> %head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 353   %vc = udiv <vscale x 4 x i16> %va, %splat
 354   ret <vscale x 4 x i16> %vc
 355 }
 356
 357 define <vscale x 4 x i16> @vdivu_vi_nxv4i16_0(<vscale x 4 x i16> %va) {
 358 ; CHECK-LABEL: vdivu_vi_nxv4i16_0:
 359 ; CHECK:       # %bb.0:
 360 ; CHECK-NEXT:    lui a0, 2
 361 ; CHECK-NEXT:    addi a0, a0, 1
 362 ; CHECK-NEXT:    vsetvli a1, zero, e16, m1, ta, ma
 363 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 364 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 365 ; CHECK-NEXT:    ret
 366   %vc = udiv <vscale x 4 x i16> %va, splat (i16 -7)
 367   ret <vscale x 4 x i16> %vc
 368 }
 369
 370 define <vscale x 8 x i16> @vdivu_vv_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb) {
 371 ; CHECK-LABEL: vdivu_vv_nxv8i16:
 372 ; CHECK:       # %bb.0:
 373 ; CHECK-NEXT:    vsetvli a0, zero, e16, m2, ta, ma
 374 ; CHECK-NEXT:    vdivu.vv v8, v8, v10
 375 ; CHECK-NEXT:    ret
 376   %vc = udiv <vscale x 8 x i16> %va, %vb
 377   ret <vscale x 8 x i16> %vc
 378 }
 379
 380 define <vscale x 8 x i16> @vdivu_vx_nxv8i16(<vscale x 8 x i16> %va, i16 signext %b) {
 381 ; CHECK-LABEL: vdivu_vx_nxv8i16:
 382 ; CHECK:       # %bb.0:
 383 ; CHECK-NEXT:    vsetvli a1, zero, e16, m2, ta, ma
 384 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 385 ; CHECK-NEXT:    ret
 386   %head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 387   %splat = shufflevector <vscale x 8 x i16> %head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 388   %vc = udiv <vscale x 8 x i16> %va, %splat
 389   ret <vscale x 8 x i16> %vc
 390 }
 391
 392 define <vscale x 8 x i16> @vdivu_vi_nxv8i16_0(<vscale x 8 x i16> %va) {
 393 ; CHECK-LABEL: vdivu_vi_nxv8i16_0:
 394 ; CHECK:       # %bb.0:
 395 ; CHECK-NEXT:    lui a0, 2
 396 ; CHECK-NEXT:    addi a0, a0, 1
 397 ; CHECK-NEXT:    vsetvli a1, zero, e16, m2, ta, ma
 398 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 399 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 400 ; CHECK-NEXT:    ret
 401   %vc = udiv <vscale x 8 x i16> %va, splat (i16 -7)
 402   ret <vscale x 8 x i16> %vc
 403 }
 404
 405 define <vscale x 16 x i16> @vdivu_vv_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb) {
 406 ; CHECK-LABEL: vdivu_vv_nxv16i16:
 407 ; CHECK:       # %bb.0:
 408 ; CHECK-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 409 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
 410 ; CHECK-NEXT:    ret
 411   %vc = udiv <vscale x 16 x i16> %va, %vb
 412   ret <vscale x 16 x i16> %vc
 413 }
 414
 415 define <vscale x 16 x i16> @vdivu_vx_nxv16i16(<vscale x 16 x i16> %va, i16 signext %b) {
 416 ; CHECK-LABEL: vdivu_vx_nxv16i16:
 417 ; CHECK:       # %bb.0:
 418 ; CHECK-NEXT:    vsetvli a1, zero, e16, m4, ta, ma
 419 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 420 ; CHECK-NEXT:    ret
 421   %head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 422   %splat = shufflevector <vscale x 16 x i16> %head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 423   %vc = udiv <vscale x 16 x i16> %va, %splat
 424   ret <vscale x 16 x i16> %vc
 425 }
 426
 427 define <vscale x 16 x i16> @vdivu_vi_nxv16i16_0(<vscale x 16 x i16> %va) {
 428 ; CHECK-LABEL: vdivu_vi_nxv16i16_0:
 429 ; CHECK:       # %bb.0:
 430 ; CHECK-NEXT:    lui a0, 2
 431 ; CHECK-NEXT:    addi a0, a0, 1
 432 ; CHECK-NEXT:    vsetvli a1, zero, e16, m4, ta, ma
 433 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 434 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 435 ; CHECK-NEXT:    ret
 436   %vc = udiv <vscale x 16 x i16> %va, splat (i16 -7)
 437   ret <vscale x 16 x i16> %vc
 438 }
 439
 440 define <vscale x 32 x i16> @vdivu_vv_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb) {
 441 ; CHECK-LABEL: vdivu_vv_nxv32i16:
 442 ; CHECK:       # %bb.0:
 443 ; CHECK-NEXT:    vsetvli a0, zero, e16, m8, ta, ma
 444 ; CHECK-NEXT:    vdivu.vv v8, v8, v16
 445 ; CHECK-NEXT:    ret
 446   %vc = udiv <vscale x 32 x i16> %va, %vb
 447   ret <vscale x 32 x i16> %vc
 448 }
 449
 450 define <vscale x 32 x i16> @vdivu_vx_nxv32i16(<vscale x 32 x i16> %va, i16 signext %b) {
 451 ; CHECK-LABEL: vdivu_vx_nxv32i16:
 452 ; CHECK:       # %bb.0:
 453 ; CHECK-NEXT:    vsetvli a1, zero, e16, m8, ta, ma
 454 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 455 ; CHECK-NEXT:    ret
 456   %head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
 457   %splat = shufflevector <vscale x 32 x i16> %head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
 458   %vc = udiv <vscale x 32 x i16> %va, %splat
 459   ret <vscale x 32 x i16> %vc
 460 }
 461
 462 define <vscale x 32 x i16> @vdivu_vi_nxv32i16_0(<vscale x 32 x i16> %va) {
 463 ; CHECK-LABEL: vdivu_vi_nxv32i16_0:
 464 ; CHECK:       # %bb.0:
 465 ; CHECK-NEXT:    lui a0, 2
 466 ; CHECK-NEXT:    addi a0, a0, 1
 467 ; CHECK-NEXT:    vsetvli a1, zero, e16, m8, ta, ma
 468 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 469 ; CHECK-NEXT:    vsrl.vi v8, v8, 13
 470 ; CHECK-NEXT:    ret
 471   %vc = udiv <vscale x 32 x i16> %va, splat (i16 -7)
 472   ret <vscale x 32 x i16> %vc
 473 }
 474
 475 define <vscale x 1 x i32> @vdivu_vv_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb) {
 476 ; CHECK-LABEL: vdivu_vv_nxv1i32:
 477 ; CHECK:       # %bb.0:
 478 ; CHECK-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 479 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 480 ; CHECK-NEXT:    ret
 481   %vc = udiv <vscale x 1 x i32> %va, %vb
 482   ret <vscale x 1 x i32> %vc
 483 }
 484
 485 define <vscale x 1 x i32> @vdivu_vx_nxv1i32(<vscale x 1 x i32> %va, i32 signext %b) {
 486 ; CHECK-LABEL: vdivu_vx_nxv1i32:
 487 ; CHECK:       # %bb.0:
 488 ; CHECK-NEXT:    vsetvli a1, zero, e32, mf2, ta, ma
 489 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 490 ; CHECK-NEXT:    ret
 491   %head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
 492   %splat = shufflevector <vscale x 1 x i32> %head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
 493   %vc = udiv <vscale x 1 x i32> %va, %splat
 494   ret <vscale x 1 x i32> %vc
 495 }
 496
 497 define <vscale x 1 x i32> @vdivu_vi_nxv1i32_0(<vscale x 1 x i32> %va) {
 498 ; CHECK-LABEL: vdivu_vi_nxv1i32_0:
 499 ; CHECK:       # %bb.0:
 500 ; CHECK-NEXT:    lui a0, 131072
 501 ; CHECK-NEXT:    addi a0, a0, 1
 502 ; CHECK-NEXT:    vsetvli a1, zero, e32, mf2, ta, ma
 503 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 504 ; CHECK-NEXT:    vsrl.vi v8, v8, 29
 505 ; CHECK-NEXT:    ret
 506   %vc = udiv <vscale x 1 x i32> %va, splat (i32 -7)
 507   ret <vscale x 1 x i32> %vc
 508 }
 509
 510 define <vscale x 2 x i32> @vdivu_vv_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb) {
 511 ; CHECK-LABEL: vdivu_vv_nxv2i32:
 512 ; CHECK:       # %bb.0:
 513 ; CHECK-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 514 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 515 ; CHECK-NEXT:    ret
 516   %vc = udiv <vscale x 2 x i32> %va, %vb
 517   ret <vscale x 2 x i32> %vc
 518 }
 519
 520 define <vscale x 2 x i32> @vdivu_vx_nxv2i32(<vscale x 2 x i32> %va, i32 signext %b) {
 521 ; CHECK-LABEL: vdivu_vx_nxv2i32:
 522 ; CHECK:       # %bb.0:
 523 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
 524 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 525 ; CHECK-NEXT:    ret
 526   %head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
 527   %splat = shufflevector <vscale x 2 x i32> %head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
 528   %vc = udiv <vscale x 2 x i32> %va, %splat
 529   ret <vscale x 2 x i32> %vc
 530 }
 531
 532 define <vscale x 2 x i32> @vdivu_vi_nxv2i32_0(<vscale x 2 x i32> %va) {
 533 ; CHECK-LABEL: vdivu_vi_nxv2i32_0:
 534 ; CHECK:       # %bb.0:
 535 ; CHECK-NEXT:    lui a0, 131072
 536 ; CHECK-NEXT:    addi a0, a0, 1
 537 ; CHECK-NEXT:    vsetvli a1, zero, e32, m1, ta, ma
 538 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 539 ; CHECK-NEXT:    vsrl.vi v8, v8, 29
 540 ; CHECK-NEXT:    ret
 541   %vc = udiv <vscale x 2 x i32> %va, splat (i32 -7)
 542   ret <vscale x 2 x i32> %vc
 543 }
 544
 545 define <vscale x 4 x i32> @vdivu_vv_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb) {
 546 ; CHECK-LABEL: vdivu_vv_nxv4i32:
 547 ; CHECK:       # %bb.0:
 548 ; CHECK-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 549 ; CHECK-NEXT:    vdivu.vv v8, v8, v10
 550 ; CHECK-NEXT:    ret
 551   %vc = udiv <vscale x 4 x i32> %va, %vb
 552   ret <vscale x 4 x i32> %vc
 553 }
 554
 555 define <vscale x 4 x i32> @vdivu_vx_nxv4i32(<vscale x 4 x i32> %va, i32 signext %b) {
 556 ; CHECK-LABEL: vdivu_vx_nxv4i32:
 557 ; CHECK:       # %bb.0:
 558 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
 559 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 560 ; CHECK-NEXT:    ret
 561   %head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
 562   %splat = shufflevector <vscale x 4 x i32> %head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
 563   %vc = udiv <vscale x 4 x i32> %va, %splat
 564   ret <vscale x 4 x i32> %vc
 565 }
 566
 567 define <vscale x 4 x i32> @vdivu_vi_nxv4i32_0(<vscale x 4 x i32> %va) {
 568 ; CHECK-LABEL: vdivu_vi_nxv4i32_0:
 569 ; CHECK:       # %bb.0:
 570 ; CHECK-NEXT:    lui a0, 131072
 571 ; CHECK-NEXT:    addi a0, a0, 1
 572 ; CHECK-NEXT:    vsetvli a1, zero, e32, m2, ta, ma
 573 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 574 ; CHECK-NEXT:    vsrl.vi v8, v8, 29
 575 ; CHECK-NEXT:    ret
 576   %vc = udiv <vscale x 4 x i32> %va, splat (i32 -7)
 577   ret <vscale x 4 x i32> %vc
 578 }
 579
 580 define <vscale x 8 x i32> @vdivu_vv_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb) {
 581 ; CHECK-LABEL: vdivu_vv_nxv8i32:
 582 ; CHECK:       # %bb.0:
 583 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 584 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
 585 ; CHECK-NEXT:    ret
 586   %vc = udiv <vscale x 8 x i32> %va, %vb
 587   ret <vscale x 8 x i32> %vc
 588 }
 589
 590 define <vscale x 8 x i32> @vdivu_vx_nxv8i32(<vscale x 8 x i32> %va, i32 signext %b) {
 591 ; CHECK-LABEL: vdivu_vx_nxv8i32:
 592 ; CHECK:       # %bb.0:
 593 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 594 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 595 ; CHECK-NEXT:    ret
 596   %head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
 597   %splat = shufflevector <vscale x 8 x i32> %head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
 598   %vc = udiv <vscale x 8 x i32> %va, %splat
 599   ret <vscale x 8 x i32> %vc
 600 }
 601
 602 define <vscale x 8 x i32> @vdivu_vi_nxv8i32_0(<vscale x 8 x i32> %va) {
 603 ; CHECK-LABEL: vdivu_vi_nxv8i32_0:
 604 ; CHECK:       # %bb.0:
 605 ; CHECK-NEXT:    lui a0, 131072
 606 ; CHECK-NEXT:    addi a0, a0, 1
 607 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
 608 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 609 ; CHECK-NEXT:    vsrl.vi v8, v8, 29
 610 ; CHECK-NEXT:    ret
 611   %vc = udiv <vscale x 8 x i32> %va, splat (i32 -7)
 612   ret <vscale x 8 x i32> %vc
 613 }
 614
 615 define <vscale x 16 x i32> @vdivu_vv_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb) {
 616 ; CHECK-LABEL: vdivu_vv_nxv16i32:
 617 ; CHECK:       # %bb.0:
 618 ; CHECK-NEXT:    vsetvli a0, zero, e32, m8, ta, ma
 619 ; CHECK-NEXT:    vdivu.vv v8, v8, v16
 620 ; CHECK-NEXT:    ret
 621   %vc = udiv <vscale x 16 x i32> %va, %vb
 622   ret <vscale x 16 x i32> %vc
 623 }
 624
 625 define <vscale x 16 x i32> @vdivu_vx_nxv16i32(<vscale x 16 x i32> %va, i32 signext %b) {
 626 ; CHECK-LABEL: vdivu_vx_nxv16i32:
 627 ; CHECK:       # %bb.0:
 628 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 629 ; CHECK-NEXT:    vdivu.vx v8, v8, a0
 630 ; CHECK-NEXT:    ret
 631   %head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
 632   %splat = shufflevector <vscale x 16 x i32> %head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
 633   %vc = udiv <vscale x 16 x i32> %va, %splat
 634   ret <vscale x 16 x i32> %vc
 635 }
 636
 637 define <vscale x 16 x i32> @vdivu_vi_nxv16i32_0(<vscale x 16 x i32> %va) {
 638 ; CHECK-LABEL: vdivu_vi_nxv16i32_0:
 639 ; CHECK:       # %bb.0:
 640 ; CHECK-NEXT:    lui a0, 131072
 641 ; CHECK-NEXT:    addi a0, a0, 1
 642 ; CHECK-NEXT:    vsetvli a1, zero, e32, m8, ta, ma
 643 ; CHECK-NEXT:    vmulhu.vx v8, v8, a0
 644 ; CHECK-NEXT:    vsrl.vi v8, v8, 29
 645 ; CHECK-NEXT:    ret
 646   %vc = udiv <vscale x 16 x i32> %va, splat (i32 -7)
 647   ret <vscale x 16 x i32> %vc
 648 }
 649
 650 define <vscale x 1 x i64> @vdivu_vv_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb) {
 651 ; CHECK-LABEL: vdivu_vv_nxv1i64:
 652 ; CHECK:       # %bb.0:
 653 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 654 ; CHECK-NEXT:    vdivu.vv v8, v8, v9
 655 ; CHECK-NEXT:    ret
 656   %vc = udiv <vscale x 1 x i64> %va, %vb
 657   ret <vscale x 1 x i64> %vc
 658 }
 659
 660 define <vscale x 1 x i64> @vdivu_vx_nxv1i64(<vscale x 1 x i64> %va, i64 %b) {
 661 ; RV32-LABEL: vdivu_vx_nxv1i64:
 662 ; RV32:       # %bb.0:
 663 ; RV32-NEXT:    addi sp, sp, -16
 664 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 665 ; RV32-NEXT:    sw a1, 12(sp)
 666 ; RV32-NEXT:    sw a0, 8(sp)
 667 ; RV32-NEXT:    addi a0, sp, 8
 668 ; RV32-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 669 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 670 ; RV32-NEXT:    vdivu.vv v8, v8, v9
 671 ; RV32-NEXT:    addi sp, sp, 16
 672 ; RV32-NEXT:    ret
 673 ;
 674 ; RV64-LABEL: vdivu_vx_nxv1i64:
 675 ; RV64:       # %bb.0:
 676 ; RV64-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 677 ; RV64-NEXT:    vdivu.vx v8, v8, a0
 678 ; RV64-NEXT:    ret
 679   %head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
 680   %splat = shufflevector <vscale x 1 x i64> %head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
 681   %vc = udiv <vscale x 1 x i64> %va, %splat
 682   ret <vscale x 1 x i64> %vc
 683 }
 684
 685 define <vscale x 1 x i64> @vdivu_vi_nxv1i64_0(<vscale x 1 x i64> %va) {
 686 ; RV32-V-LABEL: vdivu_vi_nxv1i64_0:
 687 ; RV32-V:       # %bb.0:
 688 ; RV32-V-NEXT:    addi sp, sp, -16
 689 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 690 ; RV32-V-NEXT:    lui a0, 131072
 691 ; RV32-V-NEXT:    sw a0, 12(sp)
 692 ; RV32-V-NEXT:    li a0, 1
 693 ; RV32-V-NEXT:    sw a0, 8(sp)
 694 ; RV32-V-NEXT:    addi a0, sp, 8
 695 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 696 ; RV32-V-NEXT:    vlse64.v v9, (a0), zero
 697 ; RV32-V-NEXT:    vmulhu.vv v8, v8, v9
 698 ; RV32-V-NEXT:    li a0, 61
 699 ; RV32-V-NEXT:    vsrl.vx v8, v8, a0
 700 ; RV32-V-NEXT:    addi sp, sp, 16
 701 ; RV32-V-NEXT:    ret
 702 ;
 703 ; ZVE64X-LABEL: vdivu_vi_nxv1i64_0:
 704 ; ZVE64X:       # %bb.0:
 705 ; ZVE64X-NEXT:    li a0, -7
 706 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 707 ; ZVE64X-NEXT:    vdivu.vx v8, v8, a0
 708 ; ZVE64X-NEXT:    ret
 709 ;
 710 ; RV64-V-LABEL: vdivu_vi_nxv1i64_0:
 711 ; RV64-V:       # %bb.0:
 712 ; RV64-V-NEXT:    li a0, 1
 713 ; RV64-V-NEXT:    slli a0, a0, 61
 714 ; RV64-V-NEXT:    addi a0, a0, 1
 715 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
 716 ; RV64-V-NEXT:    vmulhu.vx v8, v8, a0
 717 ; RV64-V-NEXT:    li a0, 61
 718 ; RV64-V-NEXT:    vsrl.vx v8, v8, a0
 719 ; RV64-V-NEXT:    ret
 720   %vc = udiv <vscale x 1 x i64> %va, splat (i64 -7)
 721   ret <vscale x 1 x i64> %vc
 722 }
 723
 724 define <vscale x 1 x i64> @vdivu_vi_nxv1i64_1(<vscale x 1 x i64> %va) {
 725 ; CHECK-LABEL: vdivu_vi_nxv1i64_1:
 726 ; CHECK:       # %bb.0:
 727 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 728 ; CHECK-NEXT:    vsrl.vi v8, v8, 1
 729 ; CHECK-NEXT:    ret
 730   %vc = udiv <vscale x 1 x i64> %va, splat (i64 2)
 731   ret <vscale x 1 x i64> %vc
 732 }
 733
 734 ; fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) if c is power of 2
 735 define <vscale x 1 x i64> @vdivu_vi_nxv1i64_2(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb) {
 736 ; CHECK-LABEL: vdivu_vi_nxv1i64_2:
 737 ; CHECK:       # %bb.0:
 738 ; CHECK-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 739 ; CHECK-NEXT:    vadd.vi v9, v9, 4
 740 ; CHECK-NEXT:    vsrl.vv v8, v8, v9
 741 ; CHECK-NEXT:    ret
 742   %vc = shl <vscale x 1 x i64> splat (i64 16), %vb
 743   %vd = udiv <vscale x 1 x i64> %va, %vc
 744   ret <vscale x 1 x i64> %vd
 745 }
 746
 747 define <vscale x 2 x i64> @vdivu_vv_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb) {
 748 ; CHECK-LABEL: vdivu_vv_nxv2i64:
 749 ; CHECK:       # %bb.0:
 750 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 751 ; CHECK-NEXT:    vdivu.vv v8, v8, v10
 752 ; CHECK-NEXT:    ret
 753   %vc = udiv <vscale x 2 x i64> %va, %vb
 754   ret <vscale x 2 x i64> %vc
 755 }
 756
 757 define <vscale x 2 x i64> @vdivu_vx_nxv2i64(<vscale x 2 x i64> %va, i64 %b) {
 758 ; RV32-LABEL: vdivu_vx_nxv2i64:
 759 ; RV32:       # %bb.0:
 760 ; RV32-NEXT:    addi sp, sp, -16
 761 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 762 ; RV32-NEXT:    sw a1, 12(sp)
 763 ; RV32-NEXT:    sw a0, 8(sp)
 764 ; RV32-NEXT:    addi a0, sp, 8
 765 ; RV32-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 766 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 767 ; RV32-NEXT:    vdivu.vv v8, v8, v10
 768 ; RV32-NEXT:    addi sp, sp, 16
 769 ; RV32-NEXT:    ret
 770 ;
 771 ; RV64-LABEL: vdivu_vx_nxv2i64:
 772 ; RV64:       # %bb.0:
 773 ; RV64-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 774 ; RV64-NEXT:    vdivu.vx v8, v8, a0
 775 ; RV64-NEXT:    ret
 776   %head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
 777   %splat = shufflevector <vscale x 2 x i64> %head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
 778   %vc = udiv <vscale x 2 x i64> %va, %splat
 779   ret <vscale x 2 x i64> %vc
 780 }
 781
 782 define <vscale x 2 x i64> @vdivu_vi_nxv2i64_0(<vscale x 2 x i64> %va) {
 783 ; RV32-V-LABEL: vdivu_vi_nxv2i64_0:
 784 ; RV32-V:       # %bb.0:
 785 ; RV32-V-NEXT:    addi sp, sp, -16
 786 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 787 ; RV32-V-NEXT:    lui a0, 131072
 788 ; RV32-V-NEXT:    sw a0, 12(sp)
 789 ; RV32-V-NEXT:    li a0, 1
 790 ; RV32-V-NEXT:    sw a0, 8(sp)
 791 ; RV32-V-NEXT:    addi a0, sp, 8
 792 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 793 ; RV32-V-NEXT:    vlse64.v v10, (a0), zero
 794 ; RV32-V-NEXT:    vmulhu.vv v8, v8, v10
 795 ; RV32-V-NEXT:    li a0, 61
 796 ; RV32-V-NEXT:    vsrl.vx v8, v8, a0
 797 ; RV32-V-NEXT:    addi sp, sp, 16
 798 ; RV32-V-NEXT:    ret
 799 ;
 800 ; ZVE64X-LABEL: vdivu_vi_nxv2i64_0:
 801 ; ZVE64X:       # %bb.0:
 802 ; ZVE64X-NEXT:    li a0, -7
 803 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 804 ; ZVE64X-NEXT:    vdivu.vx v8, v8, a0
 805 ; ZVE64X-NEXT:    ret
 806 ;
 807 ; RV64-V-LABEL: vdivu_vi_nxv2i64_0:
 808 ; RV64-V:       # %bb.0:
 809 ; RV64-V-NEXT:    li a0, 1
 810 ; RV64-V-NEXT:    slli a0, a0, 61
 811 ; RV64-V-NEXT:    addi a0, a0, 1
 812 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
 813 ; RV64-V-NEXT:    vmulhu.vx v8, v8, a0
 814 ; RV64-V-NEXT:    li a0, 61
 815 ; RV64-V-NEXT:    vsrl.vx v8, v8, a0
 816 ; RV64-V-NEXT:    ret
 817   %vc = udiv <vscale x 2 x i64> %va, splat (i64 -7)
 818   ret <vscale x 2 x i64> %vc
 819 }
 820
 821 define <vscale x 2 x i64> @vdivu_vi_nxv2i64_1(<vscale x 2 x i64> %va) {
 822 ; CHECK-LABEL: vdivu_vi_nxv2i64_1:
 823 ; CHECK:       # %bb.0:
 824 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 825 ; CHECK-NEXT:    vsrl.vi v8, v8, 1
 826 ; CHECK-NEXT:    ret
 827   %vc = udiv <vscale x 2 x i64> %va, splat (i64 2)
 828   ret <vscale x 2 x i64> %vc
 829 }
 830
 831 ; fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) if c is power of 2
 832 define <vscale x 2 x i64> @vdivu_vi_nxv2i64_2(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb) {
 833 ; CHECK-LABEL: vdivu_vi_nxv2i64_2:
 834 ; CHECK:       # %bb.0:
 835 ; CHECK-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 836 ; CHECK-NEXT:    vadd.vi v10, v10, 4
 837 ; CHECK-NEXT:    vsrl.vv v8, v8, v10
 838 ; CHECK-NEXT:    ret
 839   %vc = shl <vscale x 2 x i64> splat (i64 16), %vb
 840   %vd = udiv <vscale x 2 x i64> %va, %vc
 841   ret <vscale x 2 x i64> %vd
 842 }
 843
 844 define <vscale x 4 x i64> @vdivu_vv_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb) {
 845 ; CHECK-LABEL: vdivu_vv_nxv4i64:
 846 ; CHECK:       # %bb.0:
 847 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 848 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
 849 ; CHECK-NEXT:    ret
 850   %vc = udiv <vscale x 4 x i64> %va, %vb
 851   ret <vscale x 4 x i64> %vc
 852 }
 853
 854 define <vscale x 4 x i64> @vdivu_vx_nxv4i64(<vscale x 4 x i64> %va, i64 %b) {
 855 ; RV32-LABEL: vdivu_vx_nxv4i64:
 856 ; RV32:       # %bb.0:
 857 ; RV32-NEXT:    addi sp, sp, -16
 858 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 859 ; RV32-NEXT:    sw a1, 12(sp)
 860 ; RV32-NEXT:    sw a0, 8(sp)
 861 ; RV32-NEXT:    addi a0, sp, 8
 862 ; RV32-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 863 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 864 ; RV32-NEXT:    vdivu.vv v8, v8, v12
 865 ; RV32-NEXT:    addi sp, sp, 16
 866 ; RV32-NEXT:    ret
 867 ;
 868 ; RV64-LABEL: vdivu_vx_nxv4i64:
 869 ; RV64:       # %bb.0:
 870 ; RV64-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 871 ; RV64-NEXT:    vdivu.vx v8, v8, a0
 872 ; RV64-NEXT:    ret
 873   %head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
 874   %splat = shufflevector <vscale x 4 x i64> %head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
 875   %vc = udiv <vscale x 4 x i64> %va, %splat
 876   ret <vscale x 4 x i64> %vc
 877 }
 878
 879 define <vscale x 4 x i64> @vdivu_vi_nxv4i64_0(<vscale x 4 x i64> %va) {
 880 ; RV32-V-LABEL: vdivu_vi_nxv4i64_0:
 881 ; RV32-V:       # %bb.0:
 882 ; RV32-V-NEXT:    addi sp, sp, -16
 883 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 884 ; RV32-V-NEXT:    lui a0, 131072
 885 ; RV32-V-NEXT:    sw a0, 12(sp)
 886 ; RV32-V-NEXT:    li a0, 1
 887 ; RV32-V-NEXT:    sw a0, 8(sp)
 888 ; RV32-V-NEXT:    addi a0, sp, 8
 889 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 890 ; RV32-V-NEXT:    vlse64.v v12, (a0), zero
 891 ; RV32-V-NEXT:    vmulhu.vv v8, v8, v12
 892 ; RV32-V-NEXT:    li a0, 61
 893 ; RV32-V-NEXT:    vsrl.vx v8, v8, a0
 894 ; RV32-V-NEXT:    addi sp, sp, 16
 895 ; RV32-V-NEXT:    ret
 896 ;
 897 ; ZVE64X-LABEL: vdivu_vi_nxv4i64_0:
 898 ; ZVE64X:       # %bb.0:
 899 ; ZVE64X-NEXT:    li a0, -7
 900 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 901 ; ZVE64X-NEXT:    vdivu.vx v8, v8, a0
 902 ; ZVE64X-NEXT:    ret
 903 ;
 904 ; RV64-V-LABEL: vdivu_vi_nxv4i64_0:
 905 ; RV64-V:       # %bb.0:
 906 ; RV64-V-NEXT:    li a0, 1
 907 ; RV64-V-NEXT:    slli a0, a0, 61
 908 ; RV64-V-NEXT:    addi a0, a0, 1
 909 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
 910 ; RV64-V-NEXT:    vmulhu.vx v8, v8, a0
 911 ; RV64-V-NEXT:    li a0, 61
 912 ; RV64-V-NEXT:    vsrl.vx v8, v8, a0
 913 ; RV64-V-NEXT:    ret
 914   %vc = udiv <vscale x 4 x i64> %va, splat (i64 -7)
 915   ret <vscale x 4 x i64> %vc
 916 }
 917
 918 define <vscale x 4 x i64> @vdivu_vi_nxv4i64_1(<vscale x 4 x i64> %va) {
 919 ; CHECK-LABEL: vdivu_vi_nxv4i64_1:
 920 ; CHECK:       # %bb.0:
 921 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 922 ; CHECK-NEXT:    vsrl.vi v8, v8, 1
 923 ; CHECK-NEXT:    ret
 924   %vc = udiv <vscale x 4 x i64> %va, splat (i64 2)
 925   ret <vscale x 4 x i64> %vc
 926 }
 927
 928 ; fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) if c is power of 2
 929 define <vscale x 4 x i64> @vdivu_vi_nxv4i64_2(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb) {
 930 ; CHECK-LABEL: vdivu_vi_nxv4i64_2:
 931 ; CHECK:       # %bb.0:
 932 ; CHECK-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 933 ; CHECK-NEXT:    vadd.vi v12, v12, 4
 934 ; CHECK-NEXT:    vsrl.vv v8, v8, v12
 935 ; CHECK-NEXT:    ret
 936   %vc = shl <vscale x 4 x i64> splat (i64 16), %vb
 937   %vd = udiv <vscale x 4 x i64> %va, %vc
 938   ret <vscale x 4 x i64> %vd
 939 }
 940
 941 define <vscale x 8 x i64> @vdivu_vv_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb) {
 942 ; CHECK-LABEL: vdivu_vv_nxv8i64:
 943 ; CHECK:       # %bb.0:
 944 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 945 ; CHECK-NEXT:    vdivu.vv v8, v8, v16
 946 ; CHECK-NEXT:    ret
 947   %vc = udiv <vscale x 8 x i64> %va, %vb
 948   ret <vscale x 8 x i64> %vc
 949 }
 950
 951 define <vscale x 8 x i64> @vdivu_vx_nxv8i64(<vscale x 8 x i64> %va, i64 %b) {
 952 ; RV32-LABEL: vdivu_vx_nxv8i64:
 953 ; RV32:       # %bb.0:
 954 ; RV32-NEXT:    addi sp, sp, -16
 955 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 956 ; RV32-NEXT:    sw a1, 12(sp)
 957 ; RV32-NEXT:    sw a0, 8(sp)
 958 ; RV32-NEXT:    addi a0, sp, 8
 959 ; RV32-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
 960 ; RV32-NEXT:    vlse64.v v16, (a0), zero
 961 ; RV32-NEXT:    vdivu.vv v8, v8, v16
 962 ; RV32-NEXT:    addi sp, sp, 16
 963 ; RV32-NEXT:    ret
 964 ;
 965 ; RV64-LABEL: vdivu_vx_nxv8i64:
 966 ; RV64:       # %bb.0:
 967 ; RV64-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
 968 ; RV64-NEXT:    vdivu.vx v8, v8, a0
 969 ; RV64-NEXT:    ret
 970   %head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
 971   %splat = shufflevector <vscale x 8 x i64> %head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
 972   %vc = udiv <vscale x 8 x i64> %va, %splat
 973   ret <vscale x 8 x i64> %vc
 974 }
 975
 976 define <vscale x 8 x i64> @vdivu_vi_nxv8i64_0(<vscale x 8 x i64> %va) {
 977 ; RV32-V-LABEL: vdivu_vi_nxv8i64_0:
 978 ; RV32-V:       # %bb.0:
 979 ; RV32-V-NEXT:    addi sp, sp, -16
 980 ; RV32-V-NEXT:    .cfi_def_cfa_offset 16
 981 ; RV32-V-NEXT:    lui a0, 131072
 982 ; RV32-V-NEXT:    sw a0, 12(sp)
 983 ; RV32-V-NEXT:    li a0, 1
 984 ; RV32-V-NEXT:    sw a0, 8(sp)
 985 ; RV32-V-NEXT:    addi a0, sp, 8
 986 ; RV32-V-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
 987 ; RV32-V-NEXT:    vlse64.v v16, (a0), zero
 988 ; RV32-V-NEXT:    vmulhu.vv v8, v8, v16
 989 ; RV32-V-NEXT:    li a0, 61
 990 ; RV32-V-NEXT:    vsrl.vx v8, v8, a0
 991 ; RV32-V-NEXT:    addi sp, sp, 16
 992 ; RV32-V-NEXT:    ret
 993 ;
 994 ; ZVE64X-LABEL: vdivu_vi_nxv8i64_0:
 995 ; ZVE64X:       # %bb.0:
 996 ; ZVE64X-NEXT:    li a0, -7
 997 ; ZVE64X-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
 998 ; ZVE64X-NEXT:    vdivu.vx v8, v8, a0
 999 ; ZVE64X-NEXT:    ret
1000 ;
1001 ; RV64-V-LABEL: vdivu_vi_nxv8i64_0:
1002 ; RV64-V:       # %bb.0:
1003 ; RV64-V-NEXT:    li a0, 1
1004 ; RV64-V-NEXT:    slli a0, a0, 61
1005 ; RV64-V-NEXT:    addi a0, a0, 1
1006 ; RV64-V-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1007 ; RV64-V-NEXT:    vmulhu.vx v8, v8, a0
1008 ; RV64-V-NEXT:    li a0, 61
1009 ; RV64-V-NEXT:    vsrl.vx v8, v8, a0
1010 ; RV64-V-NEXT:    ret
1011   %vc = udiv <vscale x 8 x i64> %va, splat (i64 -7)
1012   ret <vscale x 8 x i64> %vc
1013 }
1014
1015 define <vscale x 8 x i64> @vdivu_vi_nxv8i64_1(<vscale x 8 x i64> %va) {
1016 ; CHECK-LABEL: vdivu_vi_nxv8i64_1:
1017 ; CHECK:       # %bb.0:
1018 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
1019 ; CHECK-NEXT:    vsrl.vi v8, v8, 1
1020 ; CHECK-NEXT:    ret
1021   %vc = udiv <vscale x 8 x i64> %va, splat (i64 2)
1022   ret <vscale x 8 x i64> %vc
1023 }
1024
1025 ; fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) if c is power of 2
1026 define <vscale x 8 x i64> @vdivu_vi_nxv8i64_2(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb) {
1027 ; CHECK-LABEL: vdivu_vi_nxv8i64_2:
1028 ; CHECK:       # %bb.0:
1029 ; CHECK-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
1030 ; CHECK-NEXT:    vadd.vi v16, v16, 4
1031 ; CHECK-NEXT:    vsrl.vv v8, v8, v16
1032 ; CHECK-NEXT:    ret
1033   %vc = shl <vscale x 8 x i64> splat (i64 16), %vb
1034   %vd = udiv <vscale x 8 x i64> %va, %vc
1035   ret <vscale x 8 x i64> %vd
1036 }
1037
1038 define <vscale x 8 x i32> @vdivu_vv_mask_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb, <vscale x 8 x i1> %mask) {
1039 ; CHECK-LABEL: vdivu_vv_mask_nxv8i32:
1040 ; CHECK:       # %bb.0:
1041 ; CHECK-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
1042 ; CHECK-NEXT:    vmv.v.i v16, 1
1043 ; CHECK-NEXT:    vmerge.vvm v12, v16, v12, v0
1044 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
1045 ; CHECK-NEXT:    ret
1046   %vs = select <vscale x 8 x i1> %mask, <vscale x 8 x i32> %vb, <vscale x 8 x i32> splat (i32 1)
1047   %vc = udiv <vscale x 8 x i32> %va, %vs
1048   ret <vscale x 8 x i32> %vc
1049 }
1050
1051 define <vscale x 8 x i32> @vdivu_vx_mask_nxv8i32(<vscale x 8 x i32> %va, i32 signext %b, <vscale x 8 x i1> %mask) {
1052 ; CHECK-LABEL: vdivu_vx_mask_nxv8i32:
1053 ; CHECK:       # %bb.0:
1054 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, ma
1055 ; CHECK-NEXT:    vmv.v.i v12, 1
1056 ; CHECK-NEXT:    vmerge.vxm v12, v12, a0, v0
1057 ; CHECK-NEXT:    vdivu.vv v8, v8, v12
1058 ; CHECK-NEXT:    ret
1059   %head2 = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
1060   %splat = shufflevector <vscale x 8 x i32> %head2, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
1061   %vs = select <vscale x 8 x i1> %mask, <vscale x 8 x i32> %splat, <vscale x 8 x i32> splat (i32 1)
1062   %vc = udiv <vscale x 8 x i32> %va, %vs
1063   ret <vscale x 8 x i32> %vc
1064 }
1065
1066 define <vscale x 8 x i32> @vdivu_vi_mask_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i1> %mask) {
1067 ; CHECK-LABEL: vdivu_vi_mask_nxv8i32:
1068 ; CHECK:       # %bb.0:
1069 ; CHECK-NEXT:    lui a0, 149797
1070 ; CHECK-NEXT:    addi a0, a0, -1755
1071 ; CHECK-NEXT:    vsetvli a1, zero, e32, m4, ta, mu
1072 ; CHECK-NEXT:    vmulhu.vx v12, v8, a0
1073 ; CHECK-NEXT:    vsub.vv v16, v8, v12
1074 ; CHECK-NEXT:    vsrl.vi v16, v16, 1
1075 ; CHECK-NEXT:    vadd.vv v12, v16, v12
1076 ; CHECK-NEXT:    vsrl.vi v8, v12, 2, v0.t
1077 ; CHECK-NEXT:    ret
1078   %vs = select <vscale x 8 x i1> %mask, <vscale x 8 x i32> splat (i32 7), <vscale x 8 x i32> splat (i32 1)
1079   %vc = udiv <vscale x 8 x i32> %va, %vs
1080   ret <vscale x 8 x i32> %vc
1081 }