llvm/test/CodeGen/RISCV/rvv/vp-cttz-elts.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 4
   2 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr='+v' -verify-machineinstrs | FileCheck %s --check-prefix=RV32
   3 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr='+v' -verify-machineinstrs | FileCheck %s --check-prefix=RV64
   4
   5 define iXLen @bool_vec(<vscale x 2 x i1> %src, <vscale x 2 x i1> %m, i32 %evl) {
   6 ; RV32-LABEL: bool_vec:
   7 ; RV32:       # %bb.0:
   8 ; RV32-NEXT:    vmv1r.v v9, v0
   9 ; RV32-NEXT:    vmv1r.v v0, v8
  10 ; RV32-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  11 ; RV32-NEXT:    vfirst.m a1, v9, v0.t
  12 ; RV32-NEXT:    bltz a1, .LBB0_2
  13 ; RV32-NEXT:  # %bb.1:
  14 ; RV32-NEXT:    mv a0, a1
  15 ; RV32-NEXT:  .LBB0_2:
  16 ; RV32-NEXT:    ret
  17 ;
  18 ; RV64-LABEL: bool_vec:
  19 ; RV64:       # %bb.0:
  20 ; RV64-NEXT:    vmv1r.v v9, v0
  21 ; RV64-NEXT:    slli a0, a0, 32
  22 ; RV64-NEXT:    srli a0, a0, 32
  23 ; RV64-NEXT:    vmv1r.v v0, v8
  24 ; RV64-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  25 ; RV64-NEXT:    vfirst.m a1, v9, v0.t
  26 ; RV64-NEXT:    bltz a1, .LBB0_2
  27 ; RV64-NEXT:  # %bb.1:
  28 ; RV64-NEXT:    mv a0, a1
  29 ; RV64-NEXT:  .LBB0_2:
  30 ; RV64-NEXT:    ret
  31   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
  32   ret iXLen %r
  33 }
  34
  35 define iXLen @bool_vec_zero_poison(<vscale x 2 x i1> %src, <vscale x 2 x i1> %m, i32 %evl) {
  36 ; RV32-LABEL: bool_vec_zero_poison:
  37 ; RV32:       # %bb.0:
  38 ; RV32-NEXT:    vmv1r.v v9, v0
  39 ; RV32-NEXT:    vmv1r.v v0, v8
  40 ; RV32-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  41 ; RV32-NEXT:    vfirst.m a0, v9, v0.t
  42 ; RV32-NEXT:    ret
  43 ;
  44 ; RV64-LABEL: bool_vec_zero_poison:
  45 ; RV64:       # %bb.0:
  46 ; RV64-NEXT:    vmv1r.v v9, v0
  47 ; RV64-NEXT:    slli a0, a0, 32
  48 ; RV64-NEXT:    srli a0, a0, 32
  49 ; RV64-NEXT:    vmv1r.v v0, v8
  50 ; RV64-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  51 ; RV64-NEXT:    vfirst.m a0, v9, v0.t
  52 ; RV64-NEXT:    ret
  53   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
  54   ret iXLen %r
  55 }
  56
  57 define iXLen @nxv2i32(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
  58 ; RV32-LABEL: nxv2i32:
  59 ; RV32:       # %bb.0:
  60 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  61 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
  62 ; RV32-NEXT:    vfirst.m a1, v8, v0.t
  63 ; RV32-NEXT:    bltz a1, .LBB2_2
  64 ; RV32-NEXT:  # %bb.1:
  65 ; RV32-NEXT:    mv a0, a1
  66 ; RV32-NEXT:  .LBB2_2:
  67 ; RV32-NEXT:    ret
  68 ;
  69 ; RV64-LABEL: nxv2i32:
  70 ; RV64:       # %bb.0:
  71 ; RV64-NEXT:    slli a0, a0, 32
  72 ; RV64-NEXT:    srli a0, a0, 32
  73 ; RV64-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  74 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
  75 ; RV64-NEXT:    vfirst.m a1, v8, v0.t
  76 ; RV64-NEXT:    bltz a1, .LBB2_2
  77 ; RV64-NEXT:  # %bb.1:
  78 ; RV64-NEXT:    mv a0, a1
  79 ; RV64-NEXT:  .LBB2_2:
  80 ; RV64-NEXT:    ret
  81   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
  82   ret iXLen %r
  83 }
  84
  85 define iXLen @nxv2i32_zero_poison(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
  86 ; RV32-LABEL: nxv2i32_zero_poison:
  87 ; RV32:       # %bb.0:
  88 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  89 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
  90 ; RV32-NEXT:    vfirst.m a0, v8, v0.t
  91 ; RV32-NEXT:    ret
  92 ;
  93 ; RV64-LABEL: nxv2i32_zero_poison:
  94 ; RV64:       # %bb.0:
  95 ; RV64-NEXT:    slli a0, a0, 32
  96 ; RV64-NEXT:    srli a0, a0, 32
  97 ; RV64-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  98 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
  99 ; RV64-NEXT:    vfirst.m a0, v8, v0.t
 100 ; RV64-NEXT:    ret
 101   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
 102   ret iXLen %r
 103 }
 104
 105 define iXLen @nxv2i64(<vscale x 2 x i64> %src, <vscale x 2 x i1> %m, i32 %evl) {
 106 ; RV32-LABEL: nxv2i64:
 107 ; RV32:       # %bb.0:
 108 ; RV32-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 109 ; RV32-NEXT:    vmsne.vi v10, v8, 0, v0.t
 110 ; RV32-NEXT:    vfirst.m a1, v10, v0.t
 111 ; RV32-NEXT:    bltz a1, .LBB4_2
 112 ; RV32-NEXT:  # %bb.1:
 113 ; RV32-NEXT:    mv a0, a1
 114 ; RV32-NEXT:  .LBB4_2:
 115 ; RV32-NEXT:    ret
 116 ;
 117 ; RV64-LABEL: nxv2i64:
 118 ; RV64:       # %bb.0:
 119 ; RV64-NEXT:    slli a0, a0, 32
 120 ; RV64-NEXT:    srli a0, a0, 32
 121 ; RV64-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 122 ; RV64-NEXT:    vmsne.vi v10, v8, 0, v0.t
 123 ; RV64-NEXT:    vfirst.m a1, v10, v0.t
 124 ; RV64-NEXT:    bltz a1, .LBB4_2
 125 ; RV64-NEXT:  # %bb.1:
 126 ; RV64-NEXT:    mv a0, a1
 127 ; RV64-NEXT:  .LBB4_2:
 128 ; RV64-NEXT:    ret
 129   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
 130   ret iXLen %r
 131 }
 132
 133 define iXLen @nxv2i64_zero_poison(<vscale x 2 x i64> %src, <vscale x 2 x i1> %m, i32 %evl) {
 134 ; RV32-LABEL: nxv2i64_zero_poison:
 135 ; RV32:       # %bb.0:
 136 ; RV32-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 137 ; RV32-NEXT:    vmsne.vi v10, v8, 0, v0.t
 138 ; RV32-NEXT:    vfirst.m a0, v10, v0.t
 139 ; RV32-NEXT:    ret
 140 ;
 141 ; RV64-LABEL: nxv2i64_zero_poison:
 142 ; RV64:       # %bb.0:
 143 ; RV64-NEXT:    slli a0, a0, 32
 144 ; RV64-NEXT:    srli a0, a0, 32
 145 ; RV64-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 146 ; RV64-NEXT:    vmsne.vi v10, v8, 0, v0.t
 147 ; RV64-NEXT:    vfirst.m a0, v10, v0.t
 148 ; RV64-NEXT:    ret
 149   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
 150   ret iXLen %r
 151 }
 152
 153 define i1 @nxv2i32_cmp_evl(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
 154 ; RV32-LABEL: nxv2i32_cmp_evl:
 155 ; RV32:       # %bb.0:
 156 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 157 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 158 ; RV32-NEXT:    vfirst.m a2, v8, v0.t
 159 ; RV32-NEXT:    mv a1, a0
 160 ; RV32-NEXT:    bltz a2, .LBB6_2
 161 ; RV32-NEXT:  # %bb.1:
 162 ; RV32-NEXT:    mv a1, a2
 163 ; RV32-NEXT:  .LBB6_2:
 164 ; RV32-NEXT:    xor a0, a1, a0
 165 ; RV32-NEXT:    seqz a0, a0
 166 ; RV32-NEXT:    ret
 167 ;
 168 ; RV64-LABEL: nxv2i32_cmp_evl:
 169 ; RV64:       # %bb.0:
 170 ; RV64-NEXT:    slli a1, a0, 32
 171 ; RV64-NEXT:    srli a1, a1, 32
 172 ; RV64-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 173 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 174 ; RV64-NEXT:    vfirst.m a2, v8, v0.t
 175 ; RV64-NEXT:    sext.w a0, a0
 176 ; RV64-NEXT:    bltz a2, .LBB6_2
 177 ; RV64-NEXT:  # %bb.1:
 178 ; RV64-NEXT:    mv a1, a2
 179 ; RV64-NEXT:  .LBB6_2:
 180 ; RV64-NEXT:    sext.w a1, a1
 181 ; RV64-NEXT:    xor a0, a1, a0
 182 ; RV64-NEXT:    seqz a0, a0
 183 ; RV64-NEXT:    ret
 184   %r = call i32 @llvm.vp.cttz.elts.i32.nxv2i32(<vscale x 2 x i32> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
 185   %cmp = icmp eq i32 %r, %evl
 186   ret i1 %cmp
 187 }
 188
 189 define iXLen @fixed_v2i64(<2 x i64> %src, <2 x i1> %m, i32 %evl) {
 190 ; RV32-LABEL: fixed_v2i64:
 191 ; RV32:       # %bb.0:
 192 ; RV32-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 193 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 194 ; RV32-NEXT:    vfirst.m a1, v8, v0.t
 195 ; RV32-NEXT:    bltz a1, .LBB7_2
 196 ; RV32-NEXT:  # %bb.1:
 197 ; RV32-NEXT:    mv a0, a1
 198 ; RV32-NEXT:  .LBB7_2:
 199 ; RV32-NEXT:    ret
 200 ;
 201 ; RV64-LABEL: fixed_v2i64:
 202 ; RV64:       # %bb.0:
 203 ; RV64-NEXT:    slli a0, a0, 32
 204 ; RV64-NEXT:    srli a0, a0, 32
 205 ; RV64-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 206 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 207 ; RV64-NEXT:    vfirst.m a1, v8, v0.t
 208 ; RV64-NEXT:    bltz a1, .LBB7_2
 209 ; RV64-NEXT:  # %bb.1:
 210 ; RV64-NEXT:    mv a0, a1
 211 ; RV64-NEXT:  .LBB7_2:
 212 ; RV64-NEXT:    ret
 213   %r = call iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64> %src, i1 0, <2 x i1> %m, i32 %evl)
 214   ret iXLen %r
 215 }
 216
 217 define iXLen @fixed_v2i64_zero_poison(<2 x i64> %src, <2 x i1> %m, i32 %evl) {
 218 ; RV32-LABEL: fixed_v2i64_zero_poison:
 219 ; RV32:       # %bb.0:
 220 ; RV32-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 221 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 222 ; RV32-NEXT:    vfirst.m a0, v8, v0.t
 223 ; RV32-NEXT:    ret
 224 ;
 225 ; RV64-LABEL: fixed_v2i64_zero_poison:
 226 ; RV64:       # %bb.0:
 227 ; RV64-NEXT:    slli a0, a0, 32
 228 ; RV64-NEXT:    srli a0, a0, 32
 229 ; RV64-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 230 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 231 ; RV64-NEXT:    vfirst.m a0, v8, v0.t
 232 ; RV64-NEXT:    ret
 233   %r = call iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64> %src, i1 1, <2 x i1> %m, i32 %evl)
 234   ret iXLen %r
 235 }
 236
 237 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1>, i1, <vscale x 2 x i1>, i32)
 238 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32>, i1, <vscale x 2 x i1>, i32)
 239 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64>, i1, <vscale x 2 x i1>, i32)
 240 declare iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64>, i1, <2 x i1>, i32)