llvm/test/CodeGen/RISCV/rvv/vshl-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV64
   6
   7 declare <vscale x 8 x i7> @llvm.vp.shl.nxv8i7(<vscale x 8 x i7>, <vscale x 8 x i7>, <vscale x 8 x i1>, i32)
   8
   9 define <vscale x 8 x i7> @vsll_vx_nxv8i7(<vscale x 8 x i7> %a, i7 signext %b, <vscale x 8 x i1> %mask, i32 zeroext %evl) {
  10 ; CHECK-LABEL: vsll_vx_nxv8i7:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetvli a2, zero, e8, m1, ta, ma
  13 ; CHECK-NEXT:    vmv.v.x v9, a0
  14 ; CHECK-NEXT:    li a0, 127
  15 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
  16 ; CHECK-NEXT:    vand.vx v9, v9, a0, v0.t
  17 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
  18 ; CHECK-NEXT:    ret
  19   %elt.head = insertelement <vscale x 8 x i7> poison, i7 %b, i32 0
  20   %vb = shufflevector <vscale x 8 x i7> %elt.head, <vscale x 8 x i7> poison, <vscale x 8 x i32> zeroinitializer
  21   %v = call <vscale x 8 x i7> @llvm.vp.shl.nxv8i7(<vscale x 8 x i7> %a, <vscale x 8 x i7> %vb, <vscale x 8 x i1> %mask, i32 %evl)
  22   ret <vscale x 8 x i7> %v
  23 }
  24
  25 declare <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8>, <vscale x 1 x i8>, <vscale x 1 x i1>, i32)
  26
  27 define <vscale x 1 x i8> @vsll_vv_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  28 ; CHECK-LABEL: vsll_vv_nxv1i8:
  29 ; CHECK:       # %bb.0:
  30 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  31 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
  32 ; CHECK-NEXT:    ret
  33   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> %m, i32 %evl)
  34   ret <vscale x 1 x i8> %v
  35 }
  36
  37 define <vscale x 1 x i8> @vsll_vv_nxv1i8_unmasked(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, i32 zeroext %evl) {
  38 ; CHECK-LABEL: vsll_vv_nxv1i8_unmasked:
  39 ; CHECK:       # %bb.0:
  40 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  41 ; CHECK-NEXT:    vsll.vv v8, v8, v9
  42 ; CHECK-NEXT:    ret
  43   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
  44   ret <vscale x 1 x i8> %v
  45 }
  46
  47 define <vscale x 1 x i8> @vsll_vx_nxv1i8(<vscale x 1 x i8> %va, i8 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  48 ; CHECK-LABEL: vsll_vx_nxv1i8:
  49 ; CHECK:       # %bb.0:
  50 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  51 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
  52 ; CHECK-NEXT:    ret
  53   %elt.head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  54   %vb = shufflevector <vscale x 1 x i8> %elt.head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  55   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb, <vscale x 1 x i1> %m, i32 %evl)
  56   ret <vscale x 1 x i8> %v
  57 }
  58
  59 define <vscale x 1 x i8> @vsll_vx_nxv1i8_unmasked(<vscale x 1 x i8> %va, i8 %b, i32 zeroext %evl) {
  60 ; CHECK-LABEL: vsll_vx_nxv1i8_unmasked:
  61 ; CHECK:       # %bb.0:
  62 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  63 ; CHECK-NEXT:    vsll.vx v8, v8, a0
  64 ; CHECK-NEXT:    ret
  65   %elt.head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  66   %vb = shufflevector <vscale x 1 x i8> %elt.head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  67   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
  68   ret <vscale x 1 x i8> %v
  69 }
  70
  71 define <vscale x 1 x i8> @vsll_vi_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  72 ; CHECK-LABEL: vsll_vi_nxv1i8:
  73 ; CHECK:       # %bb.0:
  74 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  75 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
  76 ; CHECK-NEXT:    ret
  77   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> splat (i8 3), <vscale x 1 x i1> %m, i32 %evl)
  78   ret <vscale x 1 x i8> %v
  79 }
  80
  81 define <vscale x 1 x i8> @vsll_vi_nxv1i8_unmasked(<vscale x 1 x i8> %va, i32 zeroext %evl) {
  82 ; CHECK-LABEL: vsll_vi_nxv1i8_unmasked:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  85 ; CHECK-NEXT:    vsll.vi v8, v8, 3
  86 ; CHECK-NEXT:    ret
  87   %v = call <vscale x 1 x i8> @llvm.vp.shl.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> splat (i8 3), <vscale x 1 x i1> splat (i1 true), i32 %evl)
  88   ret <vscale x 1 x i8> %v
  89 }
  90
  91 declare <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i8>, <vscale x 2 x i1>, i32)
  92
  93 define <vscale x 2 x i8> @vsll_vv_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
  94 ; CHECK-LABEL: vsll_vv_nxv2i8:
  95 ; CHECK:       # %bb.0:
  96 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  97 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
  98 ; CHECK-NEXT:    ret
  99   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> %m, i32 %evl)
 100   ret <vscale x 2 x i8> %v
 101 }
 102
 103 define <vscale x 2 x i8> @vsll_vv_nxv2i8_unmasked(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, i32 zeroext %evl) {
 104 ; CHECK-LABEL: vsll_vv_nxv2i8_unmasked:
 105 ; CHECK:       # %bb.0:
 106 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 107 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 108 ; CHECK-NEXT:    ret
 109   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 110   ret <vscale x 2 x i8> %v
 111 }
 112
 113 define <vscale x 2 x i8> @vsll_vx_nxv2i8(<vscale x 2 x i8> %va, i8 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 114 ; CHECK-LABEL: vsll_vx_nxv2i8:
 115 ; CHECK:       # %bb.0:
 116 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 117 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 118 ; CHECK-NEXT:    ret
 119   %elt.head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
 120   %vb = shufflevector <vscale x 2 x i8> %elt.head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
 121   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb, <vscale x 2 x i1> %m, i32 %evl)
 122   ret <vscale x 2 x i8> %v
 123 }
 124
 125 define <vscale x 2 x i8> @vsll_vx_nxv2i8_unmasked(<vscale x 2 x i8> %va, i8 %b, i32 zeroext %evl) {
 126 ; CHECK-LABEL: vsll_vx_nxv2i8_unmasked:
 127 ; CHECK:       # %bb.0:
 128 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 129 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 130 ; CHECK-NEXT:    ret
 131   %elt.head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
 132   %vb = shufflevector <vscale x 2 x i8> %elt.head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
 133   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 134   ret <vscale x 2 x i8> %v
 135 }
 136
 137 define <vscale x 2 x i8> @vsll_vi_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 138 ; CHECK-LABEL: vsll_vi_nxv2i8:
 139 ; CHECK:       # %bb.0:
 140 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 141 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 142 ; CHECK-NEXT:    ret
 143   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> splat (i8 3), <vscale x 2 x i1> %m, i32 %evl)
 144   ret <vscale x 2 x i8> %v
 145 }
 146
 147 define <vscale x 2 x i8> @vsll_vi_nxv2i8_unmasked(<vscale x 2 x i8> %va, i32 zeroext %evl) {
 148 ; CHECK-LABEL: vsll_vi_nxv2i8_unmasked:
 149 ; CHECK:       # %bb.0:
 150 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 151 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 152 ; CHECK-NEXT:    ret
 153   %v = call <vscale x 2 x i8> @llvm.vp.shl.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> splat (i8 3), <vscale x 2 x i1> splat (i1 true), i32 %evl)
 154   ret <vscale x 2 x i8> %v
 155 }
 156
 157 declare <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8>, <vscale x 4 x i8>, <vscale x 4 x i1>, i32)
 158
 159 define <vscale x 4 x i8> @vsll_vv_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 160 ; CHECK-LABEL: vsll_vv_nxv4i8:
 161 ; CHECK:       # %bb.0:
 162 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 163 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 164 ; CHECK-NEXT:    ret
 165   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> %m, i32 %evl)
 166   ret <vscale x 4 x i8> %v
 167 }
 168
 169 define <vscale x 4 x i8> @vsll_vv_nxv4i8_unmasked(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, i32 zeroext %evl) {
 170 ; CHECK-LABEL: vsll_vv_nxv4i8_unmasked:
 171 ; CHECK:       # %bb.0:
 172 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 173 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 174 ; CHECK-NEXT:    ret
 175   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 176   ret <vscale x 4 x i8> %v
 177 }
 178
 179 define <vscale x 4 x i8> @vsll_vx_nxv4i8(<vscale x 4 x i8> %va, i8 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 180 ; CHECK-LABEL: vsll_vx_nxv4i8:
 181 ; CHECK:       # %bb.0:
 182 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 183 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 184 ; CHECK-NEXT:    ret
 185   %elt.head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 186   %vb = shufflevector <vscale x 4 x i8> %elt.head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 187   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb, <vscale x 4 x i1> %m, i32 %evl)
 188   ret <vscale x 4 x i8> %v
 189 }
 190
 191 define <vscale x 4 x i8> @vsll_vx_nxv4i8_unmasked(<vscale x 4 x i8> %va, i8 %b, i32 zeroext %evl) {
 192 ; CHECK-LABEL: vsll_vx_nxv4i8_unmasked:
 193 ; CHECK:       # %bb.0:
 194 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 195 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 196 ; CHECK-NEXT:    ret
 197   %elt.head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 198   %vb = shufflevector <vscale x 4 x i8> %elt.head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 199   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 200   ret <vscale x 4 x i8> %v
 201 }
 202
 203 define <vscale x 4 x i8> @vsll_vi_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 204 ; CHECK-LABEL: vsll_vi_nxv4i8:
 205 ; CHECK:       # %bb.0:
 206 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 207 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 208 ; CHECK-NEXT:    ret
 209   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> splat (i8 3), <vscale x 4 x i1> %m, i32 %evl)
 210   ret <vscale x 4 x i8> %v
 211 }
 212
 213 define <vscale x 4 x i8> @vsll_vi_nxv4i8_unmasked(<vscale x 4 x i8> %va, i32 zeroext %evl) {
 214 ; CHECK-LABEL: vsll_vi_nxv4i8_unmasked:
 215 ; CHECK:       # %bb.0:
 216 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 217 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 218 ; CHECK-NEXT:    ret
 219   %v = call <vscale x 4 x i8> @llvm.vp.shl.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> splat (i8 3), <vscale x 4 x i1> splat (i1 true), i32 %evl)
 220   ret <vscale x 4 x i8> %v
 221 }
 222
 223 declare <vscale x 5 x i8> @llvm.vp.shl.nxv5i8(<vscale x 5 x i8>, <vscale x 5 x i8>, <vscale x 5 x i1>, i32)
 224
 225 define <vscale x 5 x i8> @vsll_vv_nxv5i8(<vscale x 5 x i8> %va, <vscale x 5 x i8> %b, <vscale x 5 x i1> %m, i32 zeroext %evl) {
 226 ; CHECK-LABEL: vsll_vv_nxv5i8:
 227 ; CHECK:       # %bb.0:
 228 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 229 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 230 ; CHECK-NEXT:    ret
 231   %v = call <vscale x 5 x i8> @llvm.vp.shl.nxv5i8(<vscale x 5 x i8> %va, <vscale x 5 x i8> %b, <vscale x 5 x i1> %m, i32 %evl)
 232   ret <vscale x 5 x i8> %v
 233 }
 234
 235 declare <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8>, <vscale x 8 x i8>, <vscale x 8 x i1>, i32)
 236
 237 define <vscale x 8 x i8> @vsll_vv_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 238 ; CHECK-LABEL: vsll_vv_nxv8i8:
 239 ; CHECK:       # %bb.0:
 240 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 241 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 242 ; CHECK-NEXT:    ret
 243   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> %m, i32 %evl)
 244   ret <vscale x 8 x i8> %v
 245 }
 246
 247 define <vscale x 8 x i8> @vsll_vv_nxv8i8_unmasked(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, i32 zeroext %evl) {
 248 ; CHECK-LABEL: vsll_vv_nxv8i8_unmasked:
 249 ; CHECK:       # %bb.0:
 250 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 251 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 252 ; CHECK-NEXT:    ret
 253   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 254   ret <vscale x 8 x i8> %v
 255 }
 256
 257 define <vscale x 8 x i8> @vsll_vx_nxv8i8(<vscale x 8 x i8> %va, i8 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 258 ; CHECK-LABEL: vsll_vx_nxv8i8:
 259 ; CHECK:       # %bb.0:
 260 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 261 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 262 ; CHECK-NEXT:    ret
 263   %elt.head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 264   %vb = shufflevector <vscale x 8 x i8> %elt.head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 265   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, <vscale x 8 x i1> %m, i32 %evl)
 266   ret <vscale x 8 x i8> %v
 267 }
 268
 269 define <vscale x 8 x i8> @vsll_vx_nxv8i8_unmasked(<vscale x 8 x i8> %va, i8 %b, i32 zeroext %evl) {
 270 ; CHECK-LABEL: vsll_vx_nxv8i8_unmasked:
 271 ; CHECK:       # %bb.0:
 272 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 273 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 274 ; CHECK-NEXT:    ret
 275   %elt.head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 276   %vb = shufflevector <vscale x 8 x i8> %elt.head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 277   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 278   ret <vscale x 8 x i8> %v
 279 }
 280
 281 define <vscale x 8 x i8> @vsll_vi_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 282 ; CHECK-LABEL: vsll_vi_nxv8i8:
 283 ; CHECK:       # %bb.0:
 284 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 285 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 286 ; CHECK-NEXT:    ret
 287   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> splat (i8 3), <vscale x 8 x i1> %m, i32 %evl)
 288   ret <vscale x 8 x i8> %v
 289 }
 290
 291 define <vscale x 8 x i8> @vsll_vi_nxv8i8_unmasked(<vscale x 8 x i8> %va, i32 zeroext %evl) {
 292 ; CHECK-LABEL: vsll_vi_nxv8i8_unmasked:
 293 ; CHECK:       # %bb.0:
 294 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 295 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 296 ; CHECK-NEXT:    ret
 297   %v = call <vscale x 8 x i8> @llvm.vp.shl.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> splat (i8 3), <vscale x 8 x i1> splat (i1 true), i32 %evl)
 298   ret <vscale x 8 x i8> %v
 299 }
 300
 301 declare <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i1>, i32)
 302
 303 define <vscale x 16 x i8> @vsll_vv_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 304 ; CHECK-LABEL: vsll_vv_nxv16i8:
 305 ; CHECK:       # %bb.0:
 306 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 307 ; CHECK-NEXT:    vsll.vv v8, v8, v10, v0.t
 308 ; CHECK-NEXT:    ret
 309   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> %m, i32 %evl)
 310   ret <vscale x 16 x i8> %v
 311 }
 312
 313 define <vscale x 16 x i8> @vsll_vv_nxv16i8_unmasked(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, i32 zeroext %evl) {
 314 ; CHECK-LABEL: vsll_vv_nxv16i8_unmasked:
 315 ; CHECK:       # %bb.0:
 316 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 317 ; CHECK-NEXT:    vsll.vv v8, v8, v10
 318 ; CHECK-NEXT:    ret
 319   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 320   ret <vscale x 16 x i8> %v
 321 }
 322
 323 define <vscale x 16 x i8> @vsll_vx_nxv16i8(<vscale x 16 x i8> %va, i8 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 324 ; CHECK-LABEL: vsll_vx_nxv16i8:
 325 ; CHECK:       # %bb.0:
 326 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
 327 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 328 ; CHECK-NEXT:    ret
 329   %elt.head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 330   %vb = shufflevector <vscale x 16 x i8> %elt.head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 331   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb, <vscale x 16 x i1> %m, i32 %evl)
 332   ret <vscale x 16 x i8> %v
 333 }
 334
 335 define <vscale x 16 x i8> @vsll_vx_nxv16i8_unmasked(<vscale x 16 x i8> %va, i8 %b, i32 zeroext %evl) {
 336 ; CHECK-LABEL: vsll_vx_nxv16i8_unmasked:
 337 ; CHECK:       # %bb.0:
 338 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
 339 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 340 ; CHECK-NEXT:    ret
 341   %elt.head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 342   %vb = shufflevector <vscale x 16 x i8> %elt.head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 343   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 344   ret <vscale x 16 x i8> %v
 345 }
 346
 347 define <vscale x 16 x i8> @vsll_vi_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 348 ; CHECK-LABEL: vsll_vi_nxv16i8:
 349 ; CHECK:       # %bb.0:
 350 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 351 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 352 ; CHECK-NEXT:    ret
 353   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> splat (i8 3), <vscale x 16 x i1> %m, i32 %evl)
 354   ret <vscale x 16 x i8> %v
 355 }
 356
 357 define <vscale x 16 x i8> @vsll_vi_nxv16i8_unmasked(<vscale x 16 x i8> %va, i32 zeroext %evl) {
 358 ; CHECK-LABEL: vsll_vi_nxv16i8_unmasked:
 359 ; CHECK:       # %bb.0:
 360 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 361 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 362 ; CHECK-NEXT:    ret
 363   %v = call <vscale x 16 x i8> @llvm.vp.shl.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> splat (i8 3), <vscale x 16 x i1> splat (i1 true), i32 %evl)
 364   ret <vscale x 16 x i8> %v
 365 }
 366
 367 declare <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8>, <vscale x 32 x i8>, <vscale x 32 x i1>, i32)
 368
 369 define <vscale x 32 x i8> @vsll_vv_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 370 ; CHECK-LABEL: vsll_vv_nxv32i8:
 371 ; CHECK:       # %bb.0:
 372 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 373 ; CHECK-NEXT:    vsll.vv v8, v8, v12, v0.t
 374 ; CHECK-NEXT:    ret
 375   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> %m, i32 %evl)
 376   ret <vscale x 32 x i8> %v
 377 }
 378
 379 define <vscale x 32 x i8> @vsll_vv_nxv32i8_unmasked(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, i32 zeroext %evl) {
 380 ; CHECK-LABEL: vsll_vv_nxv32i8_unmasked:
 381 ; CHECK:       # %bb.0:
 382 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 383 ; CHECK-NEXT:    vsll.vv v8, v8, v12
 384 ; CHECK-NEXT:    ret
 385   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 386   ret <vscale x 32 x i8> %v
 387 }
 388
 389 define <vscale x 32 x i8> @vsll_vx_nxv32i8(<vscale x 32 x i8> %va, i8 %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 390 ; CHECK-LABEL: vsll_vx_nxv32i8:
 391 ; CHECK:       # %bb.0:
 392 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
 393 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 394 ; CHECK-NEXT:    ret
 395   %elt.head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 396   %vb = shufflevector <vscale x 32 x i8> %elt.head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 397   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb, <vscale x 32 x i1> %m, i32 %evl)
 398   ret <vscale x 32 x i8> %v
 399 }
 400
 401 define <vscale x 32 x i8> @vsll_vx_nxv32i8_unmasked(<vscale x 32 x i8> %va, i8 %b, i32 zeroext %evl) {
 402 ; CHECK-LABEL: vsll_vx_nxv32i8_unmasked:
 403 ; CHECK:       # %bb.0:
 404 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
 405 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 406 ; CHECK-NEXT:    ret
 407   %elt.head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 408   %vb = shufflevector <vscale x 32 x i8> %elt.head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 409   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 410   ret <vscale x 32 x i8> %v
 411 }
 412
 413 define <vscale x 32 x i8> @vsll_vi_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 414 ; CHECK-LABEL: vsll_vi_nxv32i8:
 415 ; CHECK:       # %bb.0:
 416 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 417 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 418 ; CHECK-NEXT:    ret
 419   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> splat (i8 3), <vscale x 32 x i1> %m, i32 %evl)
 420   ret <vscale x 32 x i8> %v
 421 }
 422
 423 define <vscale x 32 x i8> @vsll_vi_nxv32i8_unmasked(<vscale x 32 x i8> %va, i32 zeroext %evl) {
 424 ; CHECK-LABEL: vsll_vi_nxv32i8_unmasked:
 425 ; CHECK:       # %bb.0:
 426 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 427 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 428 ; CHECK-NEXT:    ret
 429   %v = call <vscale x 32 x i8> @llvm.vp.shl.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> splat (i8 3), <vscale x 32 x i1> splat (i1 true), i32 %evl)
 430   ret <vscale x 32 x i8> %v
 431 }
 432
 433 declare <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8>, <vscale x 64 x i8>, <vscale x 64 x i1>, i32)
 434
 435 define <vscale x 64 x i8> @vsll_vv_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 436 ; CHECK-LABEL: vsll_vv_nxv64i8:
 437 ; CHECK:       # %bb.0:
 438 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 439 ; CHECK-NEXT:    vsll.vv v8, v8, v16, v0.t
 440 ; CHECK-NEXT:    ret
 441   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> %m, i32 %evl)
 442   ret <vscale x 64 x i8> %v
 443 }
 444
 445 define <vscale x 64 x i8> @vsll_vv_nxv64i8_unmasked(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, i32 zeroext %evl) {
 446 ; CHECK-LABEL: vsll_vv_nxv64i8_unmasked:
 447 ; CHECK:       # %bb.0:
 448 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 449 ; CHECK-NEXT:    vsll.vv v8, v8, v16
 450 ; CHECK-NEXT:    ret
 451   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> splat (i1 true), i32 %evl)
 452   ret <vscale x 64 x i8> %v
 453 }
 454
 455 define <vscale x 64 x i8> @vsll_vx_nxv64i8(<vscale x 64 x i8> %va, i8 %b, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 456 ; CHECK-LABEL: vsll_vx_nxv64i8:
 457 ; CHECK:       # %bb.0:
 458 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 459 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 460 ; CHECK-NEXT:    ret
 461   %elt.head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 462   %vb = shufflevector <vscale x 64 x i8> %elt.head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 463   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb, <vscale x 64 x i1> %m, i32 %evl)
 464   ret <vscale x 64 x i8> %v
 465 }
 466
 467 define <vscale x 64 x i8> @vsll_vx_nxv64i8_unmasked(<vscale x 64 x i8> %va, i8 %b, i32 zeroext %evl) {
 468 ; CHECK-LABEL: vsll_vx_nxv64i8_unmasked:
 469 ; CHECK:       # %bb.0:
 470 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 471 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 472 ; CHECK-NEXT:    ret
 473   %elt.head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 474   %vb = shufflevector <vscale x 64 x i8> %elt.head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 475   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb, <vscale x 64 x i1> splat (i1 true), i32 %evl)
 476   ret <vscale x 64 x i8> %v
 477 }
 478
 479 define <vscale x 64 x i8> @vsll_vi_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 480 ; CHECK-LABEL: vsll_vi_nxv64i8:
 481 ; CHECK:       # %bb.0:
 482 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 483 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 484 ; CHECK-NEXT:    ret
 485   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> splat (i8 3), <vscale x 64 x i1> %m, i32 %evl)
 486   ret <vscale x 64 x i8> %v
 487 }
 488
 489 define <vscale x 64 x i8> @vsll_vi_nxv64i8_unmasked(<vscale x 64 x i8> %va, i32 zeroext %evl) {
 490 ; CHECK-LABEL: vsll_vi_nxv64i8_unmasked:
 491 ; CHECK:       # %bb.0:
 492 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 493 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 494 ; CHECK-NEXT:    ret
 495   %v = call <vscale x 64 x i8> @llvm.vp.shl.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> splat (i8 3), <vscale x 64 x i1> splat (i1 true), i32 %evl)
 496   ret <vscale x 64 x i8> %v
 497 }
 498
 499 declare <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16>, <vscale x 1 x i16>, <vscale x 1 x i1>, i32)
 500
 501 define <vscale x 1 x i16> @vsll_vv_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 502 ; CHECK-LABEL: vsll_vv_nxv1i16:
 503 ; CHECK:       # %bb.0:
 504 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 505 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 506 ; CHECK-NEXT:    ret
 507   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> %m, i32 %evl)
 508   ret <vscale x 1 x i16> %v
 509 }
 510
 511 define <vscale x 1 x i16> @vsll_vv_nxv1i16_unmasked(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, i32 zeroext %evl) {
 512 ; CHECK-LABEL: vsll_vv_nxv1i16_unmasked:
 513 ; CHECK:       # %bb.0:
 514 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 515 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 516 ; CHECK-NEXT:    ret
 517   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 518   ret <vscale x 1 x i16> %v
 519 }
 520
 521 define <vscale x 1 x i16> @vsll_vx_nxv1i16(<vscale x 1 x i16> %va, i16 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 522 ; CHECK-LABEL: vsll_vx_nxv1i16:
 523 ; CHECK:       # %bb.0:
 524 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 525 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 526 ; CHECK-NEXT:    ret
 527   %elt.head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 528   %vb = shufflevector <vscale x 1 x i16> %elt.head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 529   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb, <vscale x 1 x i1> %m, i32 %evl)
 530   ret <vscale x 1 x i16> %v
 531 }
 532
 533 define <vscale x 1 x i16> @vsll_vx_nxv1i16_unmasked(<vscale x 1 x i16> %va, i16 %b, i32 zeroext %evl) {
 534 ; CHECK-LABEL: vsll_vx_nxv1i16_unmasked:
 535 ; CHECK:       # %bb.0:
 536 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 537 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 538 ; CHECK-NEXT:    ret
 539   %elt.head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 540   %vb = shufflevector <vscale x 1 x i16> %elt.head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 541   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 542   ret <vscale x 1 x i16> %v
 543 }
 544
 545 define <vscale x 1 x i16> @vsll_vi_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 546 ; CHECK-LABEL: vsll_vi_nxv1i16:
 547 ; CHECK:       # %bb.0:
 548 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 549 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 550 ; CHECK-NEXT:    ret
 551   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> splat (i16 3), <vscale x 1 x i1> %m, i32 %evl)
 552   ret <vscale x 1 x i16> %v
 553 }
 554
 555 define <vscale x 1 x i16> @vsll_vi_nxv1i16_unmasked(<vscale x 1 x i16> %va, i32 zeroext %evl) {
 556 ; CHECK-LABEL: vsll_vi_nxv1i16_unmasked:
 557 ; CHECK:       # %bb.0:
 558 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 559 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 560 ; CHECK-NEXT:    ret
 561   %v = call <vscale x 1 x i16> @llvm.vp.shl.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> splat (i16 3), <vscale x 1 x i1> splat (i1 true), i32 %evl)
 562   ret <vscale x 1 x i16> %v
 563 }
 564
 565 declare <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16>, <vscale x 2 x i16>, <vscale x 2 x i1>, i32)
 566
 567 define <vscale x 2 x i16> @vsll_vv_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 568 ; CHECK-LABEL: vsll_vv_nxv2i16:
 569 ; CHECK:       # %bb.0:
 570 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 571 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 572 ; CHECK-NEXT:    ret
 573   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> %m, i32 %evl)
 574   ret <vscale x 2 x i16> %v
 575 }
 576
 577 define <vscale x 2 x i16> @vsll_vv_nxv2i16_unmasked(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, i32 zeroext %evl) {
 578 ; CHECK-LABEL: vsll_vv_nxv2i16_unmasked:
 579 ; CHECK:       # %bb.0:
 580 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 581 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 582 ; CHECK-NEXT:    ret
 583   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 584   ret <vscale x 2 x i16> %v
 585 }
 586
 587 define <vscale x 2 x i16> @vsll_vx_nxv2i16(<vscale x 2 x i16> %va, i16 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 588 ; CHECK-LABEL: vsll_vx_nxv2i16:
 589 ; CHECK:       # %bb.0:
 590 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 591 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 592 ; CHECK-NEXT:    ret
 593   %elt.head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 594   %vb = shufflevector <vscale x 2 x i16> %elt.head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 595   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb, <vscale x 2 x i1> %m, i32 %evl)
 596   ret <vscale x 2 x i16> %v
 597 }
 598
 599 define <vscale x 2 x i16> @vsll_vx_nxv2i16_unmasked(<vscale x 2 x i16> %va, i16 %b, i32 zeroext %evl) {
 600 ; CHECK-LABEL: vsll_vx_nxv2i16_unmasked:
 601 ; CHECK:       # %bb.0:
 602 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 603 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 604 ; CHECK-NEXT:    ret
 605   %elt.head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 606   %vb = shufflevector <vscale x 2 x i16> %elt.head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 607   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 608   ret <vscale x 2 x i16> %v
 609 }
 610
 611 define <vscale x 2 x i16> @vsll_vi_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 612 ; CHECK-LABEL: vsll_vi_nxv2i16:
 613 ; CHECK:       # %bb.0:
 614 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 615 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 616 ; CHECK-NEXT:    ret
 617   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> splat (i16 3), <vscale x 2 x i1> %m, i32 %evl)
 618   ret <vscale x 2 x i16> %v
 619 }
 620
 621 define <vscale x 2 x i16> @vsll_vi_nxv2i16_unmasked(<vscale x 2 x i16> %va, i32 zeroext %evl) {
 622 ; CHECK-LABEL: vsll_vi_nxv2i16_unmasked:
 623 ; CHECK:       # %bb.0:
 624 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 625 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 626 ; CHECK-NEXT:    ret
 627   %v = call <vscale x 2 x i16> @llvm.vp.shl.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> splat (i16 3), <vscale x 2 x i1> splat (i1 true), i32 %evl)
 628   ret <vscale x 2 x i16> %v
 629 }
 630
 631 declare <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16>, <vscale x 4 x i16>, <vscale x 4 x i1>, i32)
 632
 633 define <vscale x 4 x i16> @vsll_vv_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 634 ; CHECK-LABEL: vsll_vv_nxv4i16:
 635 ; CHECK:       # %bb.0:
 636 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 637 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 638 ; CHECK-NEXT:    ret
 639   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> %m, i32 %evl)
 640   ret <vscale x 4 x i16> %v
 641 }
 642
 643 define <vscale x 4 x i16> @vsll_vv_nxv4i16_unmasked(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, i32 zeroext %evl) {
 644 ; CHECK-LABEL: vsll_vv_nxv4i16_unmasked:
 645 ; CHECK:       # %bb.0:
 646 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 647 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 648 ; CHECK-NEXT:    ret
 649   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 650   ret <vscale x 4 x i16> %v
 651 }
 652
 653 define <vscale x 4 x i16> @vsll_vx_nxv4i16(<vscale x 4 x i16> %va, i16 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 654 ; CHECK-LABEL: vsll_vx_nxv4i16:
 655 ; CHECK:       # %bb.0:
 656 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 657 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 658 ; CHECK-NEXT:    ret
 659   %elt.head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 660   %vb = shufflevector <vscale x 4 x i16> %elt.head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 661   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, <vscale x 4 x i1> %m, i32 %evl)
 662   ret <vscale x 4 x i16> %v
 663 }
 664
 665 define <vscale x 4 x i16> @vsll_vx_nxv4i16_unmasked(<vscale x 4 x i16> %va, i16 %b, i32 zeroext %evl) {
 666 ; CHECK-LABEL: vsll_vx_nxv4i16_unmasked:
 667 ; CHECK:       # %bb.0:
 668 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 669 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 670 ; CHECK-NEXT:    ret
 671   %elt.head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 672   %vb = shufflevector <vscale x 4 x i16> %elt.head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 673   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 674   ret <vscale x 4 x i16> %v
 675 }
 676
 677 define <vscale x 4 x i16> @vsll_vi_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 678 ; CHECK-LABEL: vsll_vi_nxv4i16:
 679 ; CHECK:       # %bb.0:
 680 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 681 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 682 ; CHECK-NEXT:    ret
 683   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> splat (i16 3), <vscale x 4 x i1> %m, i32 %evl)
 684   ret <vscale x 4 x i16> %v
 685 }
 686
 687 define <vscale x 4 x i16> @vsll_vi_nxv4i16_unmasked(<vscale x 4 x i16> %va, i32 zeroext %evl) {
 688 ; CHECK-LABEL: vsll_vi_nxv4i16_unmasked:
 689 ; CHECK:       # %bb.0:
 690 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 691 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 692 ; CHECK-NEXT:    ret
 693   %v = call <vscale x 4 x i16> @llvm.vp.shl.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> splat (i16 3), <vscale x 4 x i1> splat (i1 true), i32 %evl)
 694   ret <vscale x 4 x i16> %v
 695 }
 696
 697 declare <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i1>, i32)
 698
 699 define <vscale x 8 x i16> @vsll_vv_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 700 ; CHECK-LABEL: vsll_vv_nxv8i16:
 701 ; CHECK:       # %bb.0:
 702 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 703 ; CHECK-NEXT:    vsll.vv v8, v8, v10, v0.t
 704 ; CHECK-NEXT:    ret
 705   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> %m, i32 %evl)
 706   ret <vscale x 8 x i16> %v
 707 }
 708
 709 define <vscale x 8 x i16> @vsll_vv_nxv8i16_unmasked(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, i32 zeroext %evl) {
 710 ; CHECK-LABEL: vsll_vv_nxv8i16_unmasked:
 711 ; CHECK:       # %bb.0:
 712 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 713 ; CHECK-NEXT:    vsll.vv v8, v8, v10
 714 ; CHECK-NEXT:    ret
 715   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 716   ret <vscale x 8 x i16> %v
 717 }
 718
 719 define <vscale x 8 x i16> @vsll_vx_nxv8i16(<vscale x 8 x i16> %va, i16 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 720 ; CHECK-LABEL: vsll_vx_nxv8i16:
 721 ; CHECK:       # %bb.0:
 722 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 723 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 724 ; CHECK-NEXT:    ret
 725   %elt.head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 726   %vb = shufflevector <vscale x 8 x i16> %elt.head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 727   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb, <vscale x 8 x i1> %m, i32 %evl)
 728   ret <vscale x 8 x i16> %v
 729 }
 730
 731 define <vscale x 8 x i16> @vsll_vx_nxv8i16_unmasked(<vscale x 8 x i16> %va, i16 %b, i32 zeroext %evl) {
 732 ; CHECK-LABEL: vsll_vx_nxv8i16_unmasked:
 733 ; CHECK:       # %bb.0:
 734 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 735 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 736 ; CHECK-NEXT:    ret
 737   %elt.head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 738   %vb = shufflevector <vscale x 8 x i16> %elt.head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 739   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 740   ret <vscale x 8 x i16> %v
 741 }
 742
 743 define <vscale x 8 x i16> @vsll_vi_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 744 ; CHECK-LABEL: vsll_vi_nxv8i16:
 745 ; CHECK:       # %bb.0:
 746 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 747 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 748 ; CHECK-NEXT:    ret
 749   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> splat (i16 3), <vscale x 8 x i1> %m, i32 %evl)
 750   ret <vscale x 8 x i16> %v
 751 }
 752
 753 define <vscale x 8 x i16> @vsll_vi_nxv8i16_unmasked(<vscale x 8 x i16> %va, i32 zeroext %evl) {
 754 ; CHECK-LABEL: vsll_vi_nxv8i16_unmasked:
 755 ; CHECK:       # %bb.0:
 756 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 757 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 758 ; CHECK-NEXT:    ret
 759   %v = call <vscale x 8 x i16> @llvm.vp.shl.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> splat (i16 3), <vscale x 8 x i1> splat (i1 true), i32 %evl)
 760   ret <vscale x 8 x i16> %v
 761 }
 762
 763 declare <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16>, <vscale x 16 x i16>, <vscale x 16 x i1>, i32)
 764
 765 define <vscale x 16 x i16> @vsll_vv_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 766 ; CHECK-LABEL: vsll_vv_nxv16i16:
 767 ; CHECK:       # %bb.0:
 768 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 769 ; CHECK-NEXT:    vsll.vv v8, v8, v12, v0.t
 770 ; CHECK-NEXT:    ret
 771   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> %m, i32 %evl)
 772   ret <vscale x 16 x i16> %v
 773 }
 774
 775 define <vscale x 16 x i16> @vsll_vv_nxv16i16_unmasked(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, i32 zeroext %evl) {
 776 ; CHECK-LABEL: vsll_vv_nxv16i16_unmasked:
 777 ; CHECK:       # %bb.0:
 778 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 779 ; CHECK-NEXT:    vsll.vv v8, v8, v12
 780 ; CHECK-NEXT:    ret
 781   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 782   ret <vscale x 16 x i16> %v
 783 }
 784
 785 define <vscale x 16 x i16> @vsll_vx_nxv16i16(<vscale x 16 x i16> %va, i16 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 786 ; CHECK-LABEL: vsll_vx_nxv16i16:
 787 ; CHECK:       # %bb.0:
 788 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 789 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 790 ; CHECK-NEXT:    ret
 791   %elt.head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 792   %vb = shufflevector <vscale x 16 x i16> %elt.head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 793   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb, <vscale x 16 x i1> %m, i32 %evl)
 794   ret <vscale x 16 x i16> %v
 795 }
 796
 797 define <vscale x 16 x i16> @vsll_vx_nxv16i16_unmasked(<vscale x 16 x i16> %va, i16 %b, i32 zeroext %evl) {
 798 ; CHECK-LABEL: vsll_vx_nxv16i16_unmasked:
 799 ; CHECK:       # %bb.0:
 800 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 801 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 802 ; CHECK-NEXT:    ret
 803   %elt.head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 804   %vb = shufflevector <vscale x 16 x i16> %elt.head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 805   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 806   ret <vscale x 16 x i16> %v
 807 }
 808
 809 define <vscale x 16 x i16> @vsll_vi_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 810 ; CHECK-LABEL: vsll_vi_nxv16i16:
 811 ; CHECK:       # %bb.0:
 812 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 813 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 814 ; CHECK-NEXT:    ret
 815   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> splat (i16 3), <vscale x 16 x i1> %m, i32 %evl)
 816   ret <vscale x 16 x i16> %v
 817 }
 818
 819 define <vscale x 16 x i16> @vsll_vi_nxv16i16_unmasked(<vscale x 16 x i16> %va, i32 zeroext %evl) {
 820 ; CHECK-LABEL: vsll_vi_nxv16i16_unmasked:
 821 ; CHECK:       # %bb.0:
 822 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 823 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 824 ; CHECK-NEXT:    ret
 825   %v = call <vscale x 16 x i16> @llvm.vp.shl.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> splat (i16 3), <vscale x 16 x i1> splat (i1 true), i32 %evl)
 826   ret <vscale x 16 x i16> %v
 827 }
 828
 829 declare <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16>, <vscale x 32 x i16>, <vscale x 32 x i1>, i32)
 830
 831 define <vscale x 32 x i16> @vsll_vv_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 832 ; CHECK-LABEL: vsll_vv_nxv32i16:
 833 ; CHECK:       # %bb.0:
 834 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 835 ; CHECK-NEXT:    vsll.vv v8, v8, v16, v0.t
 836 ; CHECK-NEXT:    ret
 837   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> %m, i32 %evl)
 838   ret <vscale x 32 x i16> %v
 839 }
 840
 841 define <vscale x 32 x i16> @vsll_vv_nxv32i16_unmasked(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, i32 zeroext %evl) {
 842 ; CHECK-LABEL: vsll_vv_nxv32i16_unmasked:
 843 ; CHECK:       # %bb.0:
 844 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 845 ; CHECK-NEXT:    vsll.vv v8, v8, v16
 846 ; CHECK-NEXT:    ret
 847   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 848   ret <vscale x 32 x i16> %v
 849 }
 850
 851 define <vscale x 32 x i16> @vsll_vx_nxv32i16(<vscale x 32 x i16> %va, i16 %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 852 ; CHECK-LABEL: vsll_vx_nxv32i16:
 853 ; CHECK:       # %bb.0:
 854 ; CHECK-NEXT:    vsetvli zero, a1, e16, m8, ta, ma
 855 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 856 ; CHECK-NEXT:    ret
 857   %elt.head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
 858   %vb = shufflevector <vscale x 32 x i16> %elt.head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
 859   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb, <vscale x 32 x i1> %m, i32 %evl)
 860   ret <vscale x 32 x i16> %v
 861 }
 862
 863 define <vscale x 32 x i16> @vsll_vx_nxv32i16_unmasked(<vscale x 32 x i16> %va, i16 %b, i32 zeroext %evl) {
 864 ; CHECK-LABEL: vsll_vx_nxv32i16_unmasked:
 865 ; CHECK:       # %bb.0:
 866 ; CHECK-NEXT:    vsetvli zero, a1, e16, m8, ta, ma
 867 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 868 ; CHECK-NEXT:    ret
 869   %elt.head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
 870   %vb = shufflevector <vscale x 32 x i16> %elt.head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
 871   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 872   ret <vscale x 32 x i16> %v
 873 }
 874
 875 define <vscale x 32 x i16> @vsll_vi_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 876 ; CHECK-LABEL: vsll_vi_nxv32i16:
 877 ; CHECK:       # %bb.0:
 878 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 879 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 880 ; CHECK-NEXT:    ret
 881   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> splat (i16 3), <vscale x 32 x i1> %m, i32 %evl)
 882   ret <vscale x 32 x i16> %v
 883 }
 884
 885 define <vscale x 32 x i16> @vsll_vi_nxv32i16_unmasked(<vscale x 32 x i16> %va, i32 zeroext %evl) {
 886 ; CHECK-LABEL: vsll_vi_nxv32i16_unmasked:
 887 ; CHECK:       # %bb.0:
 888 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 889 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 890 ; CHECK-NEXT:    ret
 891   %v = call <vscale x 32 x i16> @llvm.vp.shl.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> splat (i16 3), <vscale x 32 x i1> splat (i1 true), i32 %evl)
 892   ret <vscale x 32 x i16> %v
 893 }
 894
 895 declare <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32>, <vscale x 1 x i32>, <vscale x 1 x i1>, i32)
 896
 897 define <vscale x 1 x i32> @vsll_vv_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 898 ; CHECK-LABEL: vsll_vv_nxv1i32:
 899 ; CHECK:       # %bb.0:
 900 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 901 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 902 ; CHECK-NEXT:    ret
 903   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> %m, i32 %evl)
 904   ret <vscale x 1 x i32> %v
 905 }
 906
 907 define <vscale x 1 x i32> @vsll_vv_nxv1i32_unmasked(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, i32 zeroext %evl) {
 908 ; CHECK-LABEL: vsll_vv_nxv1i32_unmasked:
 909 ; CHECK:       # %bb.0:
 910 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 911 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 912 ; CHECK-NEXT:    ret
 913   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 914   ret <vscale x 1 x i32> %v
 915 }
 916
 917 define <vscale x 1 x i32> @vsll_vx_nxv1i32(<vscale x 1 x i32> %va, i32 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 918 ; CHECK-LABEL: vsll_vx_nxv1i32:
 919 ; CHECK:       # %bb.0:
 920 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 921 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 922 ; CHECK-NEXT:    ret
 923   %elt.head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
 924   %vb = shufflevector <vscale x 1 x i32> %elt.head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
 925   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb, <vscale x 1 x i1> %m, i32 %evl)
 926   ret <vscale x 1 x i32> %v
 927 }
 928
 929 define <vscale x 1 x i32> @vsll_vx_nxv1i32_unmasked(<vscale x 1 x i32> %va, i32 %b, i32 zeroext %evl) {
 930 ; CHECK-LABEL: vsll_vx_nxv1i32_unmasked:
 931 ; CHECK:       # %bb.0:
 932 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 933 ; CHECK-NEXT:    vsll.vx v8, v8, a0
 934 ; CHECK-NEXT:    ret
 935   %elt.head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
 936   %vb = shufflevector <vscale x 1 x i32> %elt.head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
 937   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 938   ret <vscale x 1 x i32> %v
 939 }
 940
 941 define <vscale x 1 x i32> @vsll_vi_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 942 ; CHECK-LABEL: vsll_vi_nxv1i32:
 943 ; CHECK:       # %bb.0:
 944 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 945 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
 946 ; CHECK-NEXT:    ret
 947   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> splat (i32 3), <vscale x 1 x i1> %m, i32 %evl)
 948   ret <vscale x 1 x i32> %v
 949 }
 950
 951 define <vscale x 1 x i32> @vsll_vi_nxv1i32_unmasked(<vscale x 1 x i32> %va, i32 zeroext %evl) {
 952 ; CHECK-LABEL: vsll_vi_nxv1i32_unmasked:
 953 ; CHECK:       # %bb.0:
 954 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 955 ; CHECK-NEXT:    vsll.vi v8, v8, 3
 956 ; CHECK-NEXT:    ret
 957   %v = call <vscale x 1 x i32> @llvm.vp.shl.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> splat (i32 3), <vscale x 1 x i1> splat (i1 true), i32 %evl)
 958   ret <vscale x 1 x i32> %v
 959 }
 960
 961 declare <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i32>, <vscale x 2 x i1>, i32)
 962
 963 define <vscale x 2 x i32> @vsll_vv_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 964 ; CHECK-LABEL: vsll_vv_nxv2i32:
 965 ; CHECK:       # %bb.0:
 966 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 967 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
 968 ; CHECK-NEXT:    ret
 969   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> %m, i32 %evl)
 970   ret <vscale x 2 x i32> %v
 971 }
 972
 973 define <vscale x 2 x i32> @vsll_vv_nxv2i32_unmasked(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, i32 zeroext %evl) {
 974 ; CHECK-LABEL: vsll_vv_nxv2i32_unmasked:
 975 ; CHECK:       # %bb.0:
 976 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 977 ; CHECK-NEXT:    vsll.vv v8, v8, v9
 978 ; CHECK-NEXT:    ret
 979   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 980   ret <vscale x 2 x i32> %v
 981 }
 982
 983 define <vscale x 2 x i32> @vsll_vx_nxv2i32(<vscale x 2 x i32> %va, i32 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 984 ; CHECK-LABEL: vsll_vx_nxv2i32:
 985 ; CHECK:       # %bb.0:
 986 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 987 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
 988 ; CHECK-NEXT:    ret
 989   %elt.head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
 990   %vb = shufflevector <vscale x 2 x i32> %elt.head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
 991   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, <vscale x 2 x i1> %m, i32 %evl)
 992   ret <vscale x 2 x i32> %v
 993 }
 994
 995 define <vscale x 2 x i32> @vsll_vx_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 %b, i32 zeroext %evl) {
 996 ; CHECK-LABEL: vsll_vx_nxv2i32_unmasked:
 997 ; CHECK:       # %bb.0:
 998 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 999 ; CHECK-NEXT:    vsll.vx v8, v8, a0
1000 ; CHECK-NEXT:    ret
1001   %elt.head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
1002   %vb = shufflevector <vscale x 2 x i32> %elt.head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
1003   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1004   ret <vscale x 2 x i32> %v
1005 }
1006
1007 define <vscale x 2 x i32> @vsll_vi_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1008 ; CHECK-LABEL: vsll_vi_nxv2i32:
1009 ; CHECK:       # %bb.0:
1010 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1011 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1012 ; CHECK-NEXT:    ret
1013   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> splat (i32 3), <vscale x 2 x i1> %m, i32 %evl)
1014   ret <vscale x 2 x i32> %v
1015 }
1016
1017 define <vscale x 2 x i32> @vsll_vi_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 zeroext %evl) {
1018 ; CHECK-LABEL: vsll_vi_nxv2i32_unmasked:
1019 ; CHECK:       # %bb.0:
1020 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1021 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1022 ; CHECK-NEXT:    ret
1023   %v = call <vscale x 2 x i32> @llvm.vp.shl.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> splat (i32 3), <vscale x 2 x i1> splat (i1 true), i32 %evl)
1024   ret <vscale x 2 x i32> %v
1025 }
1026
1027 declare <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i1>, i32)
1028
1029 define <vscale x 4 x i32> @vsll_vv_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1030 ; CHECK-LABEL: vsll_vv_nxv4i32:
1031 ; CHECK:       # %bb.0:
1032 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1033 ; CHECK-NEXT:    vsll.vv v8, v8, v10, v0.t
1034 ; CHECK-NEXT:    ret
1035   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> %m, i32 %evl)
1036   ret <vscale x 4 x i32> %v
1037 }
1038
1039 define <vscale x 4 x i32> @vsll_vv_nxv4i32_unmasked(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, i32 zeroext %evl) {
1040 ; CHECK-LABEL: vsll_vv_nxv4i32_unmasked:
1041 ; CHECK:       # %bb.0:
1042 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1043 ; CHECK-NEXT:    vsll.vv v8, v8, v10
1044 ; CHECK-NEXT:    ret
1045   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1046   ret <vscale x 4 x i32> %v
1047 }
1048
1049 define <vscale x 4 x i32> @vsll_vx_nxv4i32(<vscale x 4 x i32> %va, i32 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1050 ; CHECK-LABEL: vsll_vx_nxv4i32:
1051 ; CHECK:       # %bb.0:
1052 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
1053 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
1054 ; CHECK-NEXT:    ret
1055   %elt.head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
1056   %vb = shufflevector <vscale x 4 x i32> %elt.head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
1057   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb, <vscale x 4 x i1> %m, i32 %evl)
1058   ret <vscale x 4 x i32> %v
1059 }
1060
1061 define <vscale x 4 x i32> @vsll_vx_nxv4i32_unmasked(<vscale x 4 x i32> %va, i32 %b, i32 zeroext %evl) {
1062 ; CHECK-LABEL: vsll_vx_nxv4i32_unmasked:
1063 ; CHECK:       # %bb.0:
1064 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
1065 ; CHECK-NEXT:    vsll.vx v8, v8, a0
1066 ; CHECK-NEXT:    ret
1067   %elt.head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
1068   %vb = shufflevector <vscale x 4 x i32> %elt.head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
1069   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1070   ret <vscale x 4 x i32> %v
1071 }
1072
1073 define <vscale x 4 x i32> @vsll_vi_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1074 ; CHECK-LABEL: vsll_vi_nxv4i32:
1075 ; CHECK:       # %bb.0:
1076 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1077 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1078 ; CHECK-NEXT:    ret
1079   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> splat (i32 3), <vscale x 4 x i1> %m, i32 %evl)
1080   ret <vscale x 4 x i32> %v
1081 }
1082
1083 define <vscale x 4 x i32> @vsll_vi_nxv4i32_unmasked(<vscale x 4 x i32> %va, i32 zeroext %evl) {
1084 ; CHECK-LABEL: vsll_vi_nxv4i32_unmasked:
1085 ; CHECK:       # %bb.0:
1086 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1087 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1088 ; CHECK-NEXT:    ret
1089   %v = call <vscale x 4 x i32> @llvm.vp.shl.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> splat (i32 3), <vscale x 4 x i1> splat (i1 true), i32 %evl)
1090   ret <vscale x 4 x i32> %v
1091 }
1092
1093 declare <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32>, <vscale x 8 x i32>, <vscale x 8 x i1>, i32)
1094
1095 define <vscale x 8 x i32> @vsll_vv_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1096 ; CHECK-LABEL: vsll_vv_nxv8i32:
1097 ; CHECK:       # %bb.0:
1098 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1099 ; CHECK-NEXT:    vsll.vv v8, v8, v12, v0.t
1100 ; CHECK-NEXT:    ret
1101   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> %m, i32 %evl)
1102   ret <vscale x 8 x i32> %v
1103 }
1104
1105 define <vscale x 8 x i32> @vsll_vv_nxv8i32_unmasked(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, i32 zeroext %evl) {
1106 ; CHECK-LABEL: vsll_vv_nxv8i32_unmasked:
1107 ; CHECK:       # %bb.0:
1108 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1109 ; CHECK-NEXT:    vsll.vv v8, v8, v12
1110 ; CHECK-NEXT:    ret
1111   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1112   ret <vscale x 8 x i32> %v
1113 }
1114
1115 define <vscale x 8 x i32> @vsll_vx_nxv8i32(<vscale x 8 x i32> %va, i32 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1116 ; CHECK-LABEL: vsll_vx_nxv8i32:
1117 ; CHECK:       # %bb.0:
1118 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
1119 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
1120 ; CHECK-NEXT:    ret
1121   %elt.head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
1122   %vb = shufflevector <vscale x 8 x i32> %elt.head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
1123   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb, <vscale x 8 x i1> %m, i32 %evl)
1124   ret <vscale x 8 x i32> %v
1125 }
1126
1127 define <vscale x 8 x i32> @vsll_vx_nxv8i32_unmasked(<vscale x 8 x i32> %va, i32 %b, i32 zeroext %evl) {
1128 ; CHECK-LABEL: vsll_vx_nxv8i32_unmasked:
1129 ; CHECK:       # %bb.0:
1130 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
1131 ; CHECK-NEXT:    vsll.vx v8, v8, a0
1132 ; CHECK-NEXT:    ret
1133   %elt.head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
1134   %vb = shufflevector <vscale x 8 x i32> %elt.head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
1135   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1136   ret <vscale x 8 x i32> %v
1137 }
1138
1139 define <vscale x 8 x i32> @vsll_vi_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1140 ; CHECK-LABEL: vsll_vi_nxv8i32:
1141 ; CHECK:       # %bb.0:
1142 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1143 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1144 ; CHECK-NEXT:    ret
1145   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> splat (i32 3), <vscale x 8 x i1> %m, i32 %evl)
1146   ret <vscale x 8 x i32> %v
1147 }
1148
1149 define <vscale x 8 x i32> @vsll_vi_nxv8i32_unmasked(<vscale x 8 x i32> %va, i32 zeroext %evl) {
1150 ; CHECK-LABEL: vsll_vi_nxv8i32_unmasked:
1151 ; CHECK:       # %bb.0:
1152 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1153 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1154 ; CHECK-NEXT:    ret
1155   %v = call <vscale x 8 x i32> @llvm.vp.shl.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> splat (i32 3), <vscale x 8 x i1> splat (i1 true), i32 %evl)
1156   ret <vscale x 8 x i32> %v
1157 }
1158
1159 declare <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32>, <vscale x 16 x i32>, <vscale x 16 x i1>, i32)
1160
1161 define <vscale x 16 x i32> @vsll_vv_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1162 ; CHECK-LABEL: vsll_vv_nxv16i32:
1163 ; CHECK:       # %bb.0:
1164 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1165 ; CHECK-NEXT:    vsll.vv v8, v8, v16, v0.t
1166 ; CHECK-NEXT:    ret
1167   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> %m, i32 %evl)
1168   ret <vscale x 16 x i32> %v
1169 }
1170
1171 define <vscale x 16 x i32> @vsll_vv_nxv16i32_unmasked(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, i32 zeroext %evl) {
1172 ; CHECK-LABEL: vsll_vv_nxv16i32_unmasked:
1173 ; CHECK:       # %bb.0:
1174 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1175 ; CHECK-NEXT:    vsll.vv v8, v8, v16
1176 ; CHECK-NEXT:    ret
1177   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
1178   ret <vscale x 16 x i32> %v
1179 }
1180
1181 define <vscale x 16 x i32> @vsll_vx_nxv16i32(<vscale x 16 x i32> %va, i32 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1182 ; CHECK-LABEL: vsll_vx_nxv16i32:
1183 ; CHECK:       # %bb.0:
1184 ; CHECK-NEXT:    vsetvli zero, a1, e32, m8, ta, ma
1185 ; CHECK-NEXT:    vsll.vx v8, v8, a0, v0.t
1186 ; CHECK-NEXT:    ret
1187   %elt.head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
1188   %vb = shufflevector <vscale x 16 x i32> %elt.head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
1189   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb, <vscale x 16 x i1> %m, i32 %evl)
1190   ret <vscale x 16 x i32> %v
1191 }
1192
1193 define <vscale x 16 x i32> @vsll_vx_nxv16i32_unmasked(<vscale x 16 x i32> %va, i32 %b, i32 zeroext %evl) {
1194 ; CHECK-LABEL: vsll_vx_nxv16i32_unmasked:
1195 ; CHECK:       # %bb.0:
1196 ; CHECK-NEXT:    vsetvli zero, a1, e32, m8, ta, ma
1197 ; CHECK-NEXT:    vsll.vx v8, v8, a0
1198 ; CHECK-NEXT:    ret
1199   %elt.head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
1200   %vb = shufflevector <vscale x 16 x i32> %elt.head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
1201   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
1202   ret <vscale x 16 x i32> %v
1203 }
1204
1205 define <vscale x 16 x i32> @vsll_vi_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1206 ; CHECK-LABEL: vsll_vi_nxv16i32:
1207 ; CHECK:       # %bb.0:
1208 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1209 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1210 ; CHECK-NEXT:    ret
1211   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> splat (i32 3), <vscale x 16 x i1> %m, i32 %evl)
1212   ret <vscale x 16 x i32> %v
1213 }
1214
1215 define <vscale x 16 x i32> @vsll_vi_nxv16i32_unmasked(<vscale x 16 x i32> %va, i32 zeroext %evl) {
1216 ; CHECK-LABEL: vsll_vi_nxv16i32_unmasked:
1217 ; CHECK:       # %bb.0:
1218 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1219 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1220 ; CHECK-NEXT:    ret
1221   %v = call <vscale x 16 x i32> @llvm.vp.shl.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> splat (i32 3), <vscale x 16 x i1> splat (i1 true), i32 %evl)
1222   ret <vscale x 16 x i32> %v
1223 }
1224
1225 declare <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64>, <vscale x 1 x i64>, <vscale x 1 x i1>, i32)
1226
1227 define <vscale x 1 x i64> @vsll_vv_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1228 ; CHECK-LABEL: vsll_vv_nxv1i64:
1229 ; CHECK:       # %bb.0:
1230 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1231 ; CHECK-NEXT:    vsll.vv v8, v8, v9, v0.t
1232 ; CHECK-NEXT:    ret
1233   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> %m, i32 %evl)
1234   ret <vscale x 1 x i64> %v
1235 }
1236
1237 define <vscale x 1 x i64> @vsll_vv_nxv1i64_unmasked(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, i32 zeroext %evl) {
1238 ; CHECK-LABEL: vsll_vv_nxv1i64_unmasked:
1239 ; CHECK:       # %bb.0:
1240 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1241 ; CHECK-NEXT:    vsll.vv v8, v8, v9
1242 ; CHECK-NEXT:    ret
1243   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1244   ret <vscale x 1 x i64> %v
1245 }
1246
1247 define <vscale x 1 x i64> @vsll_vx_nxv1i64(<vscale x 1 x i64> %va, i64 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1248 ; RV32-LABEL: vsll_vx_nxv1i64:
1249 ; RV32:       # %bb.0:
1250 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
1251 ; RV32-NEXT:    vsll.vx v8, v8, a0, v0.t
1252 ; RV32-NEXT:    ret
1253 ;
1254 ; RV64-LABEL: vsll_vx_nxv1i64:
1255 ; RV64:       # %bb.0:
1256 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
1257 ; RV64-NEXT:    vsll.vx v8, v8, a0, v0.t
1258 ; RV64-NEXT:    ret
1259   %elt.head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
1260   %vb = shufflevector <vscale x 1 x i64> %elt.head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
1261   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, <vscale x 1 x i1> %m, i32 %evl)
1262   ret <vscale x 1 x i64> %v
1263 }
1264
1265 define <vscale x 1 x i64> @vsll_vx_nxv1i64_unmasked(<vscale x 1 x i64> %va, i64 %b, i32 zeroext %evl) {
1266 ; RV32-LABEL: vsll_vx_nxv1i64_unmasked:
1267 ; RV32:       # %bb.0:
1268 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
1269 ; RV32-NEXT:    vsll.vx v8, v8, a0
1270 ; RV32-NEXT:    ret
1271 ;
1272 ; RV64-LABEL: vsll_vx_nxv1i64_unmasked:
1273 ; RV64:       # %bb.0:
1274 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
1275 ; RV64-NEXT:    vsll.vx v8, v8, a0
1276 ; RV64-NEXT:    ret
1277   %elt.head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
1278   %vb = shufflevector <vscale x 1 x i64> %elt.head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
1279   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1280   ret <vscale x 1 x i64> %v
1281 }
1282
1283 define <vscale x 1 x i64> @vsll_vi_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1284 ; CHECK-LABEL: vsll_vi_nxv1i64:
1285 ; CHECK:       # %bb.0:
1286 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1287 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1288 ; CHECK-NEXT:    ret
1289   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> splat (i64 3), <vscale x 1 x i1> %m, i32 %evl)
1290   ret <vscale x 1 x i64> %v
1291 }
1292
1293 define <vscale x 1 x i64> @vsll_vi_nxv1i64_unmasked(<vscale x 1 x i64> %va, i32 zeroext %evl) {
1294 ; CHECK-LABEL: vsll_vi_nxv1i64_unmasked:
1295 ; CHECK:       # %bb.0:
1296 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1297 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1298 ; CHECK-NEXT:    ret
1299   %v = call <vscale x 1 x i64> @llvm.vp.shl.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> splat (i64 3), <vscale x 1 x i1> splat (i1 true), i32 %evl)
1300   ret <vscale x 1 x i64> %v
1301 }
1302
1303 declare <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i1>, i32)
1304
1305 define <vscale x 2 x i64> @vsll_vv_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1306 ; CHECK-LABEL: vsll_vv_nxv2i64:
1307 ; CHECK:       # %bb.0:
1308 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1309 ; CHECK-NEXT:    vsll.vv v8, v8, v10, v0.t
1310 ; CHECK-NEXT:    ret
1311   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> %m, i32 %evl)
1312   ret <vscale x 2 x i64> %v
1313 }
1314
1315 define <vscale x 2 x i64> @vsll_vv_nxv2i64_unmasked(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, i32 zeroext %evl) {
1316 ; CHECK-LABEL: vsll_vv_nxv2i64_unmasked:
1317 ; CHECK:       # %bb.0:
1318 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1319 ; CHECK-NEXT:    vsll.vv v8, v8, v10
1320 ; CHECK-NEXT:    ret
1321   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1322   ret <vscale x 2 x i64> %v
1323 }
1324
1325 define <vscale x 2 x i64> @vsll_vx_nxv2i64(<vscale x 2 x i64> %va, i64 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1326 ; RV32-LABEL: vsll_vx_nxv2i64:
1327 ; RV32:       # %bb.0:
1328 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
1329 ; RV32-NEXT:    vsll.vx v8, v8, a0, v0.t
1330 ; RV32-NEXT:    ret
1331 ;
1332 ; RV64-LABEL: vsll_vx_nxv2i64:
1333 ; RV64:       # %bb.0:
1334 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
1335 ; RV64-NEXT:    vsll.vx v8, v8, a0, v0.t
1336 ; RV64-NEXT:    ret
1337   %elt.head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
1338   %vb = shufflevector <vscale x 2 x i64> %elt.head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
1339   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, <vscale x 2 x i1> %m, i32 %evl)
1340   ret <vscale x 2 x i64> %v
1341 }
1342
1343 define <vscale x 2 x i64> @vsll_vx_nxv2i64_unmasked(<vscale x 2 x i64> %va, i64 %b, i32 zeroext %evl) {
1344 ; RV32-LABEL: vsll_vx_nxv2i64_unmasked:
1345 ; RV32:       # %bb.0:
1346 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
1347 ; RV32-NEXT:    vsll.vx v8, v8, a0
1348 ; RV32-NEXT:    ret
1349 ;
1350 ; RV64-LABEL: vsll_vx_nxv2i64_unmasked:
1351 ; RV64:       # %bb.0:
1352 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
1353 ; RV64-NEXT:    vsll.vx v8, v8, a0
1354 ; RV64-NEXT:    ret
1355   %elt.head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
1356   %vb = shufflevector <vscale x 2 x i64> %elt.head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
1357   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1358   ret <vscale x 2 x i64> %v
1359 }
1360
1361 define <vscale x 2 x i64> @vsll_vi_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1362 ; CHECK-LABEL: vsll_vi_nxv2i64:
1363 ; CHECK:       # %bb.0:
1364 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1365 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1366 ; CHECK-NEXT:    ret
1367   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> splat (i64 3), <vscale x 2 x i1> %m, i32 %evl)
1368   ret <vscale x 2 x i64> %v
1369 }
1370
1371 define <vscale x 2 x i64> @vsll_vi_nxv2i64_unmasked(<vscale x 2 x i64> %va, i32 zeroext %evl) {
1372 ; CHECK-LABEL: vsll_vi_nxv2i64_unmasked:
1373 ; CHECK:       # %bb.0:
1374 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1375 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1376 ; CHECK-NEXT:    ret
1377   %v = call <vscale x 2 x i64> @llvm.vp.shl.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> splat (i64 3), <vscale x 2 x i1> splat (i1 true), i32 %evl)
1378   ret <vscale x 2 x i64> %v
1379 }
1380
1381 declare <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64>, <vscale x 4 x i64>, <vscale x 4 x i1>, i32)
1382
1383 define <vscale x 4 x i64> @vsll_vv_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1384 ; CHECK-LABEL: vsll_vv_nxv4i64:
1385 ; CHECK:       # %bb.0:
1386 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1387 ; CHECK-NEXT:    vsll.vv v8, v8, v12, v0.t
1388 ; CHECK-NEXT:    ret
1389   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> %m, i32 %evl)
1390   ret <vscale x 4 x i64> %v
1391 }
1392
1393 define <vscale x 4 x i64> @vsll_vv_nxv4i64_unmasked(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, i32 zeroext %evl) {
1394 ; CHECK-LABEL: vsll_vv_nxv4i64_unmasked:
1395 ; CHECK:       # %bb.0:
1396 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1397 ; CHECK-NEXT:    vsll.vv v8, v8, v12
1398 ; CHECK-NEXT:    ret
1399   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1400   ret <vscale x 4 x i64> %v
1401 }
1402
1403 define <vscale x 4 x i64> @vsll_vx_nxv4i64(<vscale x 4 x i64> %va, i64 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1404 ; RV32-LABEL: vsll_vx_nxv4i64:
1405 ; RV32:       # %bb.0:
1406 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
1407 ; RV32-NEXT:    vsll.vx v8, v8, a0, v0.t
1408 ; RV32-NEXT:    ret
1409 ;
1410 ; RV64-LABEL: vsll_vx_nxv4i64:
1411 ; RV64:       # %bb.0:
1412 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
1413 ; RV64-NEXT:    vsll.vx v8, v8, a0, v0.t
1414 ; RV64-NEXT:    ret
1415   %elt.head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
1416   %vb = shufflevector <vscale x 4 x i64> %elt.head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1417   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb, <vscale x 4 x i1> %m, i32 %evl)
1418   ret <vscale x 4 x i64> %v
1419 }
1420
1421 define <vscale x 4 x i64> @vsll_vx_nxv4i64_unmasked(<vscale x 4 x i64> %va, i64 %b, i32 zeroext %evl) {
1422 ; RV32-LABEL: vsll_vx_nxv4i64_unmasked:
1423 ; RV32:       # %bb.0:
1424 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
1425 ; RV32-NEXT:    vsll.vx v8, v8, a0
1426 ; RV32-NEXT:    ret
1427 ;
1428 ; RV64-LABEL: vsll_vx_nxv4i64_unmasked:
1429 ; RV64:       # %bb.0:
1430 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
1431 ; RV64-NEXT:    vsll.vx v8, v8, a0
1432 ; RV64-NEXT:    ret
1433   %elt.head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
1434   %vb = shufflevector <vscale x 4 x i64> %elt.head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1435   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1436   ret <vscale x 4 x i64> %v
1437 }
1438
1439 define <vscale x 4 x i64> @vsll_vi_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1440 ; CHECK-LABEL: vsll_vi_nxv4i64:
1441 ; CHECK:       # %bb.0:
1442 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1443 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1444 ; CHECK-NEXT:    ret
1445   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> splat (i64 3), <vscale x 4 x i1> %m, i32 %evl)
1446   ret <vscale x 4 x i64> %v
1447 }
1448
1449 define <vscale x 4 x i64> @vsll_vi_nxv4i64_unmasked(<vscale x 4 x i64> %va, i32 zeroext %evl) {
1450 ; CHECK-LABEL: vsll_vi_nxv4i64_unmasked:
1451 ; CHECK:       # %bb.0:
1452 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1453 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1454 ; CHECK-NEXT:    ret
1455   %v = call <vscale x 4 x i64> @llvm.vp.shl.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> splat (i64 3), <vscale x 4 x i1> splat (i1 true), i32 %evl)
1456   ret <vscale x 4 x i64> %v
1457 }
1458
1459 declare <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64>, <vscale x 8 x i64>, <vscale x 8 x i1>, i32)
1460
1461 define <vscale x 8 x i64> @vsll_vv_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1462 ; CHECK-LABEL: vsll_vv_nxv8i64:
1463 ; CHECK:       # %bb.0:
1464 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1465 ; CHECK-NEXT:    vsll.vv v8, v8, v16, v0.t
1466 ; CHECK-NEXT:    ret
1467   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> %m, i32 %evl)
1468   ret <vscale x 8 x i64> %v
1469 }
1470
1471 define <vscale x 8 x i64> @vsll_vv_nxv8i64_unmasked(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, i32 zeroext %evl) {
1472 ; CHECK-LABEL: vsll_vv_nxv8i64_unmasked:
1473 ; CHECK:       # %bb.0:
1474 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1475 ; CHECK-NEXT:    vsll.vv v8, v8, v16
1476 ; CHECK-NEXT:    ret
1477   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1478   ret <vscale x 8 x i64> %v
1479 }
1480
1481 define <vscale x 8 x i64> @vsll_vx_nxv8i64(<vscale x 8 x i64> %va, i64 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1482 ; RV32-LABEL: vsll_vx_nxv8i64:
1483 ; RV32:       # %bb.0:
1484 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
1485 ; RV32-NEXT:    vsll.vx v8, v8, a0, v0.t
1486 ; RV32-NEXT:    ret
1487 ;
1488 ; RV64-LABEL: vsll_vx_nxv8i64:
1489 ; RV64:       # %bb.0:
1490 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1491 ; RV64-NEXT:    vsll.vx v8, v8, a0, v0.t
1492 ; RV64-NEXT:    ret
1493   %elt.head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
1494   %vb = shufflevector <vscale x 8 x i64> %elt.head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1495   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb, <vscale x 8 x i1> %m, i32 %evl)
1496   ret <vscale x 8 x i64> %v
1497 }
1498
1499 define <vscale x 8 x i64> @vsll_vx_nxv8i64_unmasked(<vscale x 8 x i64> %va, i64 %b, i32 zeroext %evl) {
1500 ; RV32-LABEL: vsll_vx_nxv8i64_unmasked:
1501 ; RV32:       # %bb.0:
1502 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
1503 ; RV32-NEXT:    vsll.vx v8, v8, a0
1504 ; RV32-NEXT:    ret
1505 ;
1506 ; RV64-LABEL: vsll_vx_nxv8i64_unmasked:
1507 ; RV64:       # %bb.0:
1508 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1509 ; RV64-NEXT:    vsll.vx v8, v8, a0
1510 ; RV64-NEXT:    ret
1511   %elt.head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
1512   %vb = shufflevector <vscale x 8 x i64> %elt.head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1513   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1514   ret <vscale x 8 x i64> %v
1515 }
1516
1517 define <vscale x 8 x i64> @vsll_vi_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1518 ; CHECK-LABEL: vsll_vi_nxv8i64:
1519 ; CHECK:       # %bb.0:
1520 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1521 ; CHECK-NEXT:    vsll.vi v8, v8, 3, v0.t
1522 ; CHECK-NEXT:    ret
1523   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> splat (i64 3), <vscale x 8 x i1> %m, i32 %evl)
1524   ret <vscale x 8 x i64> %v
1525 }
1526
1527 define <vscale x 8 x i64> @vsll_vi_nxv8i64_unmasked(<vscale x 8 x i64> %va, i32 zeroext %evl) {
1528 ; CHECK-LABEL: vsll_vi_nxv8i64_unmasked:
1529 ; CHECK:       # %bb.0:
1530 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1531 ; CHECK-NEXT:    vsll.vi v8, v8, 3
1532 ; CHECK-NEXT:    ret
1533   %v = call <vscale x 8 x i64> @llvm.vp.shl.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> splat (i64 3), <vscale x 8 x i1> splat (i1 true), i32 %evl)
1534   ret <vscale x 8 x i64> %v
1535 }