llvm/test/CodeGen/RISCV/rvv/vssub-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV64
   6
   7 declare <vscale x 8 x i7> @llvm.vp.ssub.sat.nxv8i7(<vscale x 8 x i7>, <vscale x 8 x i7>, <vscale x 8 x i1>, i32)
   8
   9 define <vscale x 8 x i7> @vssub_vx_nxv8i7(<vscale x 8 x i7> %a, i7 signext %b, <vscale x 8 x i1> %mask, i32 zeroext %evl) {
  10 ; CHECK-LABEL: vssub_vx_nxv8i7:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetvli a2, zero, e8, m1, ta, ma
  13 ; CHECK-NEXT:    vadd.vv v8, v8, v8
  14 ; CHECK-NEXT:    vsra.vi v8, v8, 1
  15 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
  16 ; CHECK-NEXT:    vsub.vx v8, v8, a0, v0.t
  17 ; CHECK-NEXT:    li a0, 63
  18 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
  19 ; CHECK-NEXT:    li a0, 192
  20 ; CHECK-NEXT:    vmax.vx v8, v8, a0, v0.t
  21 ; CHECK-NEXT:    ret
  22   %elt.head = insertelement <vscale x 8 x i7> poison, i7 %b, i32 0
  23   %vb = shufflevector <vscale x 8 x i7> %elt.head, <vscale x 8 x i7> poison, <vscale x 8 x i32> zeroinitializer
  24   %v = call <vscale x 8 x i7> @llvm.vp.ssub.sat.nxv8i7(<vscale x 8 x i7> %a, <vscale x 8 x i7> %vb, <vscale x 8 x i1> %mask, i32 %evl)
  25   ret <vscale x 8 x i7> %v
  26 }
  27
  28 declare <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8>, <vscale x 1 x i8>, <vscale x 1 x i1>, i32)
  29
  30 define <vscale x 1 x i8> @vssub_vv_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  31 ; CHECK-LABEL: vssub_vv_nxv1i8:
  32 ; CHECK:       # %bb.0:
  33 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  34 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
  35 ; CHECK-NEXT:    ret
  36   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> %m, i32 %evl)
  37   ret <vscale x 1 x i8> %v
  38 }
  39
  40 define <vscale x 1 x i8> @vssub_vv_nxv1i8_unmasked(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, i32 zeroext %evl) {
  41 ; CHECK-LABEL: vssub_vv_nxv1i8_unmasked:
  42 ; CHECK:       # %bb.0:
  43 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  44 ; CHECK-NEXT:    vssub.vv v8, v8, v9
  45 ; CHECK-NEXT:    ret
  46   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
  47   ret <vscale x 1 x i8> %v
  48 }
  49
  50 define <vscale x 1 x i8> @vssub_vx_nxv1i8(<vscale x 1 x i8> %va, i8 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  51 ; CHECK-LABEL: vssub_vx_nxv1i8:
  52 ; CHECK:       # %bb.0:
  53 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  54 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
  55 ; CHECK-NEXT:    ret
  56   %elt.head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  57   %vb = shufflevector <vscale x 1 x i8> %elt.head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  58   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb, <vscale x 1 x i1> %m, i32 %evl)
  59   ret <vscale x 1 x i8> %v
  60 }
  61
  62 define <vscale x 1 x i8> @vssub_vx_nxv1i8_commute(<vscale x 1 x i8> %va, i8 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  63 ; CHECK-LABEL: vssub_vx_nxv1i8_commute:
  64 ; CHECK:       # %bb.0:
  65 ; CHECK-NEXT:    vsetvli a2, zero, e8, mf8, ta, ma
  66 ; CHECK-NEXT:    vmv.v.x v9, a0
  67 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  68 ; CHECK-NEXT:    vssub.vv v8, v9, v8, v0.t
  69 ; CHECK-NEXT:    ret
  70   %elt.head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  71   %vb = shufflevector <vscale x 1 x i8> %elt.head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  72   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %vb, <vscale x 1 x i8> %va, <vscale x 1 x i1> %m, i32 %evl)
  73   ret <vscale x 1 x i8> %v
  74 }
  75
  76 define <vscale x 1 x i8> @vssub_vx_nxv1i8_unmasked(<vscale x 1 x i8> %va, i8 %b, i32 zeroext %evl) {
  77 ; CHECK-LABEL: vssub_vx_nxv1i8_unmasked:
  78 ; CHECK:       # %bb.0:
  79 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  80 ; CHECK-NEXT:    vssub.vx v8, v8, a0
  81 ; CHECK-NEXT:    ret
  82   %elt.head = insertelement <vscale x 1 x i8> poison, i8 %b, i32 0
  83   %vb = shufflevector <vscale x 1 x i8> %elt.head, <vscale x 1 x i8> poison, <vscale x 1 x i32> zeroinitializer
  84   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
  85   ret <vscale x 1 x i8> %v
  86 }
  87
  88 define <vscale x 1 x i8> @vssub_vi_nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
  89 ; CHECK-LABEL: vssub_vi_nxv1i8:
  90 ; CHECK:       # %bb.0:
  91 ; CHECK-NEXT:    li a1, -1
  92 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  93 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
  94 ; CHECK-NEXT:    ret
  95   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> splat (i8 -1), <vscale x 1 x i1> %m, i32 %evl)
  96   ret <vscale x 1 x i8> %v
  97 }
  98
  99 define <vscale x 1 x i8> @vssub_vi_nxv1i8_unmasked(<vscale x 1 x i8> %va, i32 zeroext %evl) {
 100 ; CHECK-LABEL: vssub_vi_nxv1i8_unmasked:
 101 ; CHECK:       # %bb.0:
 102 ; CHECK-NEXT:    li a1, -1
 103 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
 104 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 105 ; CHECK-NEXT:    ret
 106   %v = call <vscale x 1 x i8> @llvm.vp.ssub.sat.nxv1i8(<vscale x 1 x i8> %va, <vscale x 1 x i8> splat (i8 -1), <vscale x 1 x i1> splat (i1 true), i32 %evl)
 107   ret <vscale x 1 x i8> %v
 108 }
 109
 110 declare <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i8>, <vscale x 2 x i1>, i32)
 111
 112 define <vscale x 2 x i8> @vssub_vv_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 113 ; CHECK-LABEL: vssub_vv_nxv2i8:
 114 ; CHECK:       # %bb.0:
 115 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 116 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 117 ; CHECK-NEXT:    ret
 118   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> %m, i32 %evl)
 119   ret <vscale x 2 x i8> %v
 120 }
 121
 122 define <vscale x 2 x i8> @vssub_vv_nxv2i8_unmasked(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, i32 zeroext %evl) {
 123 ; CHECK-LABEL: vssub_vv_nxv2i8_unmasked:
 124 ; CHECK:       # %bb.0:
 125 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 126 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 127 ; CHECK-NEXT:    ret
 128   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 129   ret <vscale x 2 x i8> %v
 130 }
 131
 132 define <vscale x 2 x i8> @vssub_vx_nxv2i8(<vscale x 2 x i8> %va, i8 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 133 ; CHECK-LABEL: vssub_vx_nxv2i8:
 134 ; CHECK:       # %bb.0:
 135 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 136 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 137 ; CHECK-NEXT:    ret
 138   %elt.head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
 139   %vb = shufflevector <vscale x 2 x i8> %elt.head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
 140   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb, <vscale x 2 x i1> %m, i32 %evl)
 141   ret <vscale x 2 x i8> %v
 142 }
 143
 144 define <vscale x 2 x i8> @vssub_vx_nxv2i8_unmasked(<vscale x 2 x i8> %va, i8 %b, i32 zeroext %evl) {
 145 ; CHECK-LABEL: vssub_vx_nxv2i8_unmasked:
 146 ; CHECK:       # %bb.0:
 147 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 148 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 149 ; CHECK-NEXT:    ret
 150   %elt.head = insertelement <vscale x 2 x i8> poison, i8 %b, i32 0
 151   %vb = shufflevector <vscale x 2 x i8> %elt.head, <vscale x 2 x i8> poison, <vscale x 2 x i32> zeroinitializer
 152   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 153   ret <vscale x 2 x i8> %v
 154 }
 155
 156 define <vscale x 2 x i8> @vssub_vi_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 157 ; CHECK-LABEL: vssub_vi_nxv2i8:
 158 ; CHECK:       # %bb.0:
 159 ; CHECK-NEXT:    li a1, -1
 160 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 161 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 162 ; CHECK-NEXT:    ret
 163   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> splat (i8 -1), <vscale x 2 x i1> %m, i32 %evl)
 164   ret <vscale x 2 x i8> %v
 165 }
 166
 167 define <vscale x 2 x i8> @vssub_vi_nxv2i8_unmasked(<vscale x 2 x i8> %va, i32 zeroext %evl) {
 168 ; CHECK-LABEL: vssub_vi_nxv2i8_unmasked:
 169 ; CHECK:       # %bb.0:
 170 ; CHECK-NEXT:    li a1, -1
 171 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
 172 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 173 ; CHECK-NEXT:    ret
 174   %v = call <vscale x 2 x i8> @llvm.vp.ssub.sat.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i8> splat (i8 -1), <vscale x 2 x i1> splat (i1 true), i32 %evl)
 175   ret <vscale x 2 x i8> %v
 176 }
 177
 178 declare <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8>, <vscale x 3 x i8>, <vscale x 3 x i1>, i32)
 179
 180 define <vscale x 3 x i8> @vssub_vv_nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> %b, <vscale x 3 x i1> %m, i32 zeroext %evl) {
 181 ; CHECK-LABEL: vssub_vv_nxv3i8:
 182 ; CHECK:       # %bb.0:
 183 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 184 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 185 ; CHECK-NEXT:    ret
 186   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> %b, <vscale x 3 x i1> %m, i32 %evl)
 187   ret <vscale x 3 x i8> %v
 188 }
 189
 190 define <vscale x 3 x i8> @vssub_vv_nxv3i8_unmasked(<vscale x 3 x i8> %va, <vscale x 3 x i8> %b, i32 zeroext %evl) {
 191 ; CHECK-LABEL: vssub_vv_nxv3i8_unmasked:
 192 ; CHECK:       # %bb.0:
 193 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 194 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 195 ; CHECK-NEXT:    ret
 196   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> %b, <vscale x 3 x i1> splat (i1 true), i32 %evl)
 197   ret <vscale x 3 x i8> %v
 198 }
 199
 200 define <vscale x 3 x i8> @vssub_vx_nxv3i8(<vscale x 3 x i8> %va, i8 %b, <vscale x 3 x i1> %m, i32 zeroext %evl) {
 201 ; CHECK-LABEL: vssub_vx_nxv3i8:
 202 ; CHECK:       # %bb.0:
 203 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 204 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 205 ; CHECK-NEXT:    ret
 206   %elt.head = insertelement <vscale x 3 x i8> poison, i8 %b, i32 0
 207   %vb = shufflevector <vscale x 3 x i8> %elt.head, <vscale x 3 x i8> poison, <vscale x 3 x i32> zeroinitializer
 208   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> %vb, <vscale x 3 x i1> %m, i32 %evl)
 209   ret <vscale x 3 x i8> %v
 210 }
 211
 212 define <vscale x 3 x i8> @vssub_vx_nxv3i8_unmasked(<vscale x 3 x i8> %va, i8 %b, i32 zeroext %evl) {
 213 ; CHECK-LABEL: vssub_vx_nxv3i8_unmasked:
 214 ; CHECK:       # %bb.0:
 215 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 216 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 217 ; CHECK-NEXT:    ret
 218   %elt.head = insertelement <vscale x 3 x i8> poison, i8 %b, i32 0
 219   %vb = shufflevector <vscale x 3 x i8> %elt.head, <vscale x 3 x i8> poison, <vscale x 3 x i32> zeroinitializer
 220   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> %vb, <vscale x 3 x i1> splat (i1 true), i32 %evl)
 221   ret <vscale x 3 x i8> %v
 222 }
 223
 224 define <vscale x 3 x i8> @vssub_vi_nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i1> %m, i32 zeroext %evl) {
 225 ; CHECK-LABEL: vssub_vi_nxv3i8:
 226 ; CHECK:       # %bb.0:
 227 ; CHECK-NEXT:    li a1, -1
 228 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 229 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 230 ; CHECK-NEXT:    ret
 231   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> splat (i8 -1), <vscale x 3 x i1> %m, i32 %evl)
 232   ret <vscale x 3 x i8> %v
 233 }
 234
 235 define <vscale x 3 x i8> @vssub_vi_nxv3i8_unmasked(<vscale x 3 x i8> %va, i32 zeroext %evl) {
 236 ; CHECK-LABEL: vssub_vi_nxv3i8_unmasked:
 237 ; CHECK:       # %bb.0:
 238 ; CHECK-NEXT:    li a1, -1
 239 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 240 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 241 ; CHECK-NEXT:    ret
 242   %v = call <vscale x 3 x i8> @llvm.vp.ssub.sat.nxv3i8(<vscale x 3 x i8> %va, <vscale x 3 x i8> splat (i8 -1), <vscale x 3 x i1> splat (i1 true), i32 %evl)
 243   ret <vscale x 3 x i8> %v
 244 }
 245
 246 declare <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8>, <vscale x 4 x i8>, <vscale x 4 x i1>, i32)
 247
 248 define <vscale x 4 x i8> @vssub_vv_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 249 ; CHECK-LABEL: vssub_vv_nxv4i8:
 250 ; CHECK:       # %bb.0:
 251 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 252 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 253 ; CHECK-NEXT:    ret
 254   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> %m, i32 %evl)
 255   ret <vscale x 4 x i8> %v
 256 }
 257
 258 define <vscale x 4 x i8> @vssub_vv_nxv4i8_unmasked(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, i32 zeroext %evl) {
 259 ; CHECK-LABEL: vssub_vv_nxv4i8_unmasked:
 260 ; CHECK:       # %bb.0:
 261 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 262 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 263 ; CHECK-NEXT:    ret
 264   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 265   ret <vscale x 4 x i8> %v
 266 }
 267
 268 define <vscale x 4 x i8> @vssub_vx_nxv4i8(<vscale x 4 x i8> %va, i8 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 269 ; CHECK-LABEL: vssub_vx_nxv4i8:
 270 ; CHECK:       # %bb.0:
 271 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 272 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 273 ; CHECK-NEXT:    ret
 274   %elt.head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 275   %vb = shufflevector <vscale x 4 x i8> %elt.head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 276   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb, <vscale x 4 x i1> %m, i32 %evl)
 277   ret <vscale x 4 x i8> %v
 278 }
 279
 280 define <vscale x 4 x i8> @vssub_vx_nxv4i8_unmasked(<vscale x 4 x i8> %va, i8 %b, i32 zeroext %evl) {
 281 ; CHECK-LABEL: vssub_vx_nxv4i8_unmasked:
 282 ; CHECK:       # %bb.0:
 283 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 284 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 285 ; CHECK-NEXT:    ret
 286   %elt.head = insertelement <vscale x 4 x i8> poison, i8 %b, i32 0
 287   %vb = shufflevector <vscale x 4 x i8> %elt.head, <vscale x 4 x i8> poison, <vscale x 4 x i32> zeroinitializer
 288   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 289   ret <vscale x 4 x i8> %v
 290 }
 291
 292 define <vscale x 4 x i8> @vssub_vi_nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 293 ; CHECK-LABEL: vssub_vi_nxv4i8:
 294 ; CHECK:       # %bb.0:
 295 ; CHECK-NEXT:    li a1, -1
 296 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 297 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 298 ; CHECK-NEXT:    ret
 299   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> splat (i8 -1), <vscale x 4 x i1> %m, i32 %evl)
 300   ret <vscale x 4 x i8> %v
 301 }
 302
 303 define <vscale x 4 x i8> @vssub_vi_nxv4i8_unmasked(<vscale x 4 x i8> %va, i32 zeroext %evl) {
 304 ; CHECK-LABEL: vssub_vi_nxv4i8_unmasked:
 305 ; CHECK:       # %bb.0:
 306 ; CHECK-NEXT:    li a1, -1
 307 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 308 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 309 ; CHECK-NEXT:    ret
 310   %v = call <vscale x 4 x i8> @llvm.vp.ssub.sat.nxv4i8(<vscale x 4 x i8> %va, <vscale x 4 x i8> splat (i8 -1), <vscale x 4 x i1> splat (i1 true), i32 %evl)
 311   ret <vscale x 4 x i8> %v
 312 }
 313
 314 declare <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8>, <vscale x 8 x i8>, <vscale x 8 x i1>, i32)
 315
 316 define <vscale x 8 x i8> @vssub_vv_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 317 ; CHECK-LABEL: vssub_vv_nxv8i8:
 318 ; CHECK:       # %bb.0:
 319 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 320 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 321 ; CHECK-NEXT:    ret
 322   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> %m, i32 %evl)
 323   ret <vscale x 8 x i8> %v
 324 }
 325
 326 define <vscale x 8 x i8> @vssub_vv_nxv8i8_unmasked(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, i32 zeroext %evl) {
 327 ; CHECK-LABEL: vssub_vv_nxv8i8_unmasked:
 328 ; CHECK:       # %bb.0:
 329 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 330 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 331 ; CHECK-NEXT:    ret
 332   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 333   ret <vscale x 8 x i8> %v
 334 }
 335
 336 define <vscale x 8 x i8> @vssub_vx_nxv8i8(<vscale x 8 x i8> %va, i8 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 337 ; CHECK-LABEL: vssub_vx_nxv8i8:
 338 ; CHECK:       # %bb.0:
 339 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 340 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 341 ; CHECK-NEXT:    ret
 342   %elt.head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 343   %vb = shufflevector <vscale x 8 x i8> %elt.head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 344   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, <vscale x 8 x i1> %m, i32 %evl)
 345   ret <vscale x 8 x i8> %v
 346 }
 347
 348 define <vscale x 8 x i8> @vssub_vx_nxv8i8_unmasked(<vscale x 8 x i8> %va, i8 %b, i32 zeroext %evl) {
 349 ; CHECK-LABEL: vssub_vx_nxv8i8_unmasked:
 350 ; CHECK:       # %bb.0:
 351 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 352 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 353 ; CHECK-NEXT:    ret
 354   %elt.head = insertelement <vscale x 8 x i8> poison, i8 %b, i32 0
 355   %vb = shufflevector <vscale x 8 x i8> %elt.head, <vscale x 8 x i8> poison, <vscale x 8 x i32> zeroinitializer
 356   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 357   ret <vscale x 8 x i8> %v
 358 }
 359
 360 define <vscale x 8 x i8> @vssub_vi_nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 361 ; CHECK-LABEL: vssub_vi_nxv8i8:
 362 ; CHECK:       # %bb.0:
 363 ; CHECK-NEXT:    li a1, -1
 364 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 365 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 366 ; CHECK-NEXT:    ret
 367   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> splat (i8 -1), <vscale x 8 x i1> %m, i32 %evl)
 368   ret <vscale x 8 x i8> %v
 369 }
 370
 371 define <vscale x 8 x i8> @vssub_vi_nxv8i8_unmasked(<vscale x 8 x i8> %va, i32 zeroext %evl) {
 372 ; CHECK-LABEL: vssub_vi_nxv8i8_unmasked:
 373 ; CHECK:       # %bb.0:
 374 ; CHECK-NEXT:    li a1, -1
 375 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 376 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 377 ; CHECK-NEXT:    ret
 378   %v = call <vscale x 8 x i8> @llvm.vp.ssub.sat.nxv8i8(<vscale x 8 x i8> %va, <vscale x 8 x i8> splat (i8 -1), <vscale x 8 x i1> splat (i1 true), i32 %evl)
 379   ret <vscale x 8 x i8> %v
 380 }
 381
 382 declare <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i1>, i32)
 383
 384 define <vscale x 16 x i8> @vssub_vv_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 385 ; CHECK-LABEL: vssub_vv_nxv16i8:
 386 ; CHECK:       # %bb.0:
 387 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 388 ; CHECK-NEXT:    vssub.vv v8, v8, v10, v0.t
 389 ; CHECK-NEXT:    ret
 390   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> %m, i32 %evl)
 391   ret <vscale x 16 x i8> %v
 392 }
 393
 394 define <vscale x 16 x i8> @vssub_vv_nxv16i8_unmasked(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, i32 zeroext %evl) {
 395 ; CHECK-LABEL: vssub_vv_nxv16i8_unmasked:
 396 ; CHECK:       # %bb.0:
 397 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 398 ; CHECK-NEXT:    vssub.vv v8, v8, v10
 399 ; CHECK-NEXT:    ret
 400   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 401   ret <vscale x 16 x i8> %v
 402 }
 403
 404 define <vscale x 16 x i8> @vssub_vx_nxv16i8(<vscale x 16 x i8> %va, i8 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 405 ; CHECK-LABEL: vssub_vx_nxv16i8:
 406 ; CHECK:       # %bb.0:
 407 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
 408 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 409 ; CHECK-NEXT:    ret
 410   %elt.head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 411   %vb = shufflevector <vscale x 16 x i8> %elt.head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 412   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb, <vscale x 16 x i1> %m, i32 %evl)
 413   ret <vscale x 16 x i8> %v
 414 }
 415
 416 define <vscale x 16 x i8> @vssub_vx_nxv16i8_unmasked(<vscale x 16 x i8> %va, i8 %b, i32 zeroext %evl) {
 417 ; CHECK-LABEL: vssub_vx_nxv16i8_unmasked:
 418 ; CHECK:       # %bb.0:
 419 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
 420 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 421 ; CHECK-NEXT:    ret
 422   %elt.head = insertelement <vscale x 16 x i8> poison, i8 %b, i32 0
 423   %vb = shufflevector <vscale x 16 x i8> %elt.head, <vscale x 16 x i8> poison, <vscale x 16 x i32> zeroinitializer
 424   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 425   ret <vscale x 16 x i8> %v
 426 }
 427
 428 define <vscale x 16 x i8> @vssub_vi_nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 429 ; CHECK-LABEL: vssub_vi_nxv16i8:
 430 ; CHECK:       # %bb.0:
 431 ; CHECK-NEXT:    li a1, -1
 432 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 433 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 434 ; CHECK-NEXT:    ret
 435   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> splat (i8 -1), <vscale x 16 x i1> %m, i32 %evl)
 436   ret <vscale x 16 x i8> %v
 437 }
 438
 439 define <vscale x 16 x i8> @vssub_vi_nxv16i8_unmasked(<vscale x 16 x i8> %va, i32 zeroext %evl) {
 440 ; CHECK-LABEL: vssub_vi_nxv16i8_unmasked:
 441 ; CHECK:       # %bb.0:
 442 ; CHECK-NEXT:    li a1, -1
 443 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
 444 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 445 ; CHECK-NEXT:    ret
 446   %v = call <vscale x 16 x i8> @llvm.vp.ssub.sat.nxv16i8(<vscale x 16 x i8> %va, <vscale x 16 x i8> splat (i8 -1), <vscale x 16 x i1> splat (i1 true), i32 %evl)
 447   ret <vscale x 16 x i8> %v
 448 }
 449
 450 declare <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8>, <vscale x 32 x i8>, <vscale x 32 x i1>, i32)
 451
 452 define <vscale x 32 x i8> @vssub_vv_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 453 ; CHECK-LABEL: vssub_vv_nxv32i8:
 454 ; CHECK:       # %bb.0:
 455 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 456 ; CHECK-NEXT:    vssub.vv v8, v8, v12, v0.t
 457 ; CHECK-NEXT:    ret
 458   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> %m, i32 %evl)
 459   ret <vscale x 32 x i8> %v
 460 }
 461
 462 define <vscale x 32 x i8> @vssub_vv_nxv32i8_unmasked(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, i32 zeroext %evl) {
 463 ; CHECK-LABEL: vssub_vv_nxv32i8_unmasked:
 464 ; CHECK:       # %bb.0:
 465 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 466 ; CHECK-NEXT:    vssub.vv v8, v8, v12
 467 ; CHECK-NEXT:    ret
 468   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %b, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 469   ret <vscale x 32 x i8> %v
 470 }
 471
 472 define <vscale x 32 x i8> @vssub_vx_nxv32i8(<vscale x 32 x i8> %va, i8 %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 473 ; CHECK-LABEL: vssub_vx_nxv32i8:
 474 ; CHECK:       # %bb.0:
 475 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
 476 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 477 ; CHECK-NEXT:    ret
 478   %elt.head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 479   %vb = shufflevector <vscale x 32 x i8> %elt.head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 480   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb, <vscale x 32 x i1> %m, i32 %evl)
 481   ret <vscale x 32 x i8> %v
 482 }
 483
 484 define <vscale x 32 x i8> @vssub_vx_nxv32i8_unmasked(<vscale x 32 x i8> %va, i8 %b, i32 zeroext %evl) {
 485 ; CHECK-LABEL: vssub_vx_nxv32i8_unmasked:
 486 ; CHECK:       # %bb.0:
 487 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
 488 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 489 ; CHECK-NEXT:    ret
 490   %elt.head = insertelement <vscale x 32 x i8> poison, i8 %b, i32 0
 491   %vb = shufflevector <vscale x 32 x i8> %elt.head, <vscale x 32 x i8> poison, <vscale x 32 x i32> zeroinitializer
 492   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> %vb, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 493   ret <vscale x 32 x i8> %v
 494 }
 495
 496 define <vscale x 32 x i8> @vssub_vi_nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 497 ; CHECK-LABEL: vssub_vi_nxv32i8:
 498 ; CHECK:       # %bb.0:
 499 ; CHECK-NEXT:    li a1, -1
 500 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 501 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 502 ; CHECK-NEXT:    ret
 503   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> splat (i8 -1), <vscale x 32 x i1> %m, i32 %evl)
 504   ret <vscale x 32 x i8> %v
 505 }
 506
 507 define <vscale x 32 x i8> @vssub_vi_nxv32i8_unmasked(<vscale x 32 x i8> %va, i32 zeroext %evl) {
 508 ; CHECK-LABEL: vssub_vi_nxv32i8_unmasked:
 509 ; CHECK:       # %bb.0:
 510 ; CHECK-NEXT:    li a1, -1
 511 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
 512 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 513 ; CHECK-NEXT:    ret
 514   %v = call <vscale x 32 x i8> @llvm.vp.ssub.sat.nxv32i8(<vscale x 32 x i8> %va, <vscale x 32 x i8> splat (i8 -1), <vscale x 32 x i1> splat (i1 true), i32 %evl)
 515   ret <vscale x 32 x i8> %v
 516 }
 517
 518 declare <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8>, <vscale x 64 x i8>, <vscale x 64 x i1>, i32)
 519
 520 define <vscale x 64 x i8> @vssub_vv_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 521 ; CHECK-LABEL: vssub_vv_nxv64i8:
 522 ; CHECK:       # %bb.0:
 523 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 524 ; CHECK-NEXT:    vssub.vv v8, v8, v16, v0.t
 525 ; CHECK-NEXT:    ret
 526   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> %m, i32 %evl)
 527   ret <vscale x 64 x i8> %v
 528 }
 529
 530 define <vscale x 64 x i8> @vssub_vv_nxv64i8_unmasked(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, i32 zeroext %evl) {
 531 ; CHECK-LABEL: vssub_vv_nxv64i8_unmasked:
 532 ; CHECK:       # %bb.0:
 533 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 534 ; CHECK-NEXT:    vssub.vv v8, v8, v16
 535 ; CHECK-NEXT:    ret
 536   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %b, <vscale x 64 x i1> splat (i1 true), i32 %evl)
 537   ret <vscale x 64 x i8> %v
 538 }
 539
 540 define <vscale x 64 x i8> @vssub_vx_nxv64i8(<vscale x 64 x i8> %va, i8 %b, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 541 ; CHECK-LABEL: vssub_vx_nxv64i8:
 542 ; CHECK:       # %bb.0:
 543 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 544 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 545 ; CHECK-NEXT:    ret
 546   %elt.head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 547   %vb = shufflevector <vscale x 64 x i8> %elt.head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 548   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb, <vscale x 64 x i1> %m, i32 %evl)
 549   ret <vscale x 64 x i8> %v
 550 }
 551
 552 define <vscale x 64 x i8> @vssub_vx_nxv64i8_unmasked(<vscale x 64 x i8> %va, i8 %b, i32 zeroext %evl) {
 553 ; CHECK-LABEL: vssub_vx_nxv64i8_unmasked:
 554 ; CHECK:       # %bb.0:
 555 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 556 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 557 ; CHECK-NEXT:    ret
 558   %elt.head = insertelement <vscale x 64 x i8> poison, i8 %b, i32 0
 559   %vb = shufflevector <vscale x 64 x i8> %elt.head, <vscale x 64 x i8> poison, <vscale x 64 x i32> zeroinitializer
 560   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> %vb, <vscale x 64 x i1> splat (i1 true), i32 %evl)
 561   ret <vscale x 64 x i8> %v
 562 }
 563
 564 define <vscale x 64 x i8> @vssub_vi_nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i1> %m, i32 zeroext %evl) {
 565 ; CHECK-LABEL: vssub_vi_nxv64i8:
 566 ; CHECK:       # %bb.0:
 567 ; CHECK-NEXT:    li a1, -1
 568 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 569 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 570 ; CHECK-NEXT:    ret
 571   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> splat (i8 -1), <vscale x 64 x i1> %m, i32 %evl)
 572   ret <vscale x 64 x i8> %v
 573 }
 574
 575 define <vscale x 64 x i8> @vssub_vi_nxv64i8_unmasked(<vscale x 64 x i8> %va, i32 zeroext %evl) {
 576 ; CHECK-LABEL: vssub_vi_nxv64i8_unmasked:
 577 ; CHECK:       # %bb.0:
 578 ; CHECK-NEXT:    li a1, -1
 579 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 580 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 581 ; CHECK-NEXT:    ret
 582   %v = call <vscale x 64 x i8> @llvm.vp.ssub.sat.nxv64i8(<vscale x 64 x i8> %va, <vscale x 64 x i8> splat (i8 -1), <vscale x 64 x i1> splat (i1 true), i32 %evl)
 583   ret <vscale x 64 x i8> %v
 584 }
 585
 586 ; Test that split-legalization works when the mask itself needs splitting.
 587
 588 declare <vscale x 128 x i8> @llvm.vp.ssub.sat.nxv128i8(<vscale x 128 x i8>, <vscale x 128 x i8>, <vscale x 128 x i1>, i32)
 589
 590 define <vscale x 128 x i8> @vssub_vi_nxv128i8(<vscale x 128 x i8> %va, <vscale x 128 x i1> %m, i32 zeroext %evl) {
 591 ; CHECK-LABEL: vssub_vi_nxv128i8:
 592 ; CHECK:       # %bb.0:
 593 ; CHECK-NEXT:    vmv1r.v v24, v0
 594 ; CHECK-NEXT:    vsetvli a2, zero, e8, m8, ta, ma
 595 ; CHECK-NEXT:    vlm.v v0, (a0)
 596 ; CHECK-NEXT:    csrr a0, vlenb
 597 ; CHECK-NEXT:    slli a0, a0, 3
 598 ; CHECK-NEXT:    sub a2, a1, a0
 599 ; CHECK-NEXT:    sltu a3, a1, a2
 600 ; CHECK-NEXT:    addi a3, a3, -1
 601 ; CHECK-NEXT:    and a3, a3, a2
 602 ; CHECK-NEXT:    li a2, -1
 603 ; CHECK-NEXT:    vsetvli zero, a3, e8, m8, ta, ma
 604 ; CHECK-NEXT:    vssub.vx v16, v16, a2, v0.t
 605 ; CHECK-NEXT:    bltu a1, a0, .LBB50_2
 606 ; CHECK-NEXT:  # %bb.1:
 607 ; CHECK-NEXT:    mv a1, a0
 608 ; CHECK-NEXT:  .LBB50_2:
 609 ; CHECK-NEXT:    vmv1r.v v0, v24
 610 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 611 ; CHECK-NEXT:    vssub.vx v8, v8, a2, v0.t
 612 ; CHECK-NEXT:    ret
 613   %v = call <vscale x 128 x i8> @llvm.vp.ssub.sat.nxv128i8(<vscale x 128 x i8> %va, <vscale x 128 x i8> splat (i8 -1), <vscale x 128 x i1> %m, i32 %evl)
 614   ret <vscale x 128 x i8> %v
 615 }
 616
 617 define <vscale x 128 x i8> @vssub_vi_nxv128i8_unmasked(<vscale x 128 x i8> %va, i32 zeroext %evl) {
 618 ; CHECK-LABEL: vssub_vi_nxv128i8_unmasked:
 619 ; CHECK:       # %bb.0:
 620 ; CHECK-NEXT:    csrr a1, vlenb
 621 ; CHECK-NEXT:    slli a1, a1, 3
 622 ; CHECK-NEXT:    sub a2, a0, a1
 623 ; CHECK-NEXT:    sltu a3, a0, a2
 624 ; CHECK-NEXT:    addi a3, a3, -1
 625 ; CHECK-NEXT:    and a3, a3, a2
 626 ; CHECK-NEXT:    li a2, -1
 627 ; CHECK-NEXT:    vsetvli zero, a3, e8, m8, ta, ma
 628 ; CHECK-NEXT:    vssub.vx v16, v16, a2
 629 ; CHECK-NEXT:    bltu a0, a1, .LBB51_2
 630 ; CHECK-NEXT:  # %bb.1:
 631 ; CHECK-NEXT:    mv a0, a1
 632 ; CHECK-NEXT:  .LBB51_2:
 633 ; CHECK-NEXT:    vsetvli zero, a0, e8, m8, ta, ma
 634 ; CHECK-NEXT:    vssub.vx v8, v8, a2
 635 ; CHECK-NEXT:    ret
 636   %v = call <vscale x 128 x i8> @llvm.vp.ssub.sat.nxv128i8(<vscale x 128 x i8> %va, <vscale x 128 x i8> splat (i8 -1), <vscale x 128 x i1> splat (i1 true), i32 %evl)
 637   ret <vscale x 128 x i8> %v
 638 }
 639
 640 declare <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16>, <vscale x 1 x i16>, <vscale x 1 x i1>, i32)
 641
 642 define <vscale x 1 x i16> @vssub_vv_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 643 ; CHECK-LABEL: vssub_vv_nxv1i16:
 644 ; CHECK:       # %bb.0:
 645 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 646 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 647 ; CHECK-NEXT:    ret
 648   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> %m, i32 %evl)
 649   ret <vscale x 1 x i16> %v
 650 }
 651
 652 define <vscale x 1 x i16> @vssub_vv_nxv1i16_unmasked(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, i32 zeroext %evl) {
 653 ; CHECK-LABEL: vssub_vv_nxv1i16_unmasked:
 654 ; CHECK:       # %bb.0:
 655 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 656 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 657 ; CHECK-NEXT:    ret
 658   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 659   ret <vscale x 1 x i16> %v
 660 }
 661
 662 define <vscale x 1 x i16> @vssub_vx_nxv1i16(<vscale x 1 x i16> %va, i16 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 663 ; CHECK-LABEL: vssub_vx_nxv1i16:
 664 ; CHECK:       # %bb.0:
 665 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 666 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 667 ; CHECK-NEXT:    ret
 668   %elt.head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 669   %vb = shufflevector <vscale x 1 x i16> %elt.head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 670   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb, <vscale x 1 x i1> %m, i32 %evl)
 671   ret <vscale x 1 x i16> %v
 672 }
 673
 674 define <vscale x 1 x i16> @vssub_vx_nxv1i16_unmasked(<vscale x 1 x i16> %va, i16 %b, i32 zeroext %evl) {
 675 ; CHECK-LABEL: vssub_vx_nxv1i16_unmasked:
 676 ; CHECK:       # %bb.0:
 677 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 678 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 679 ; CHECK-NEXT:    ret
 680   %elt.head = insertelement <vscale x 1 x i16> poison, i16 %b, i32 0
 681   %vb = shufflevector <vscale x 1 x i16> %elt.head, <vscale x 1 x i16> poison, <vscale x 1 x i32> zeroinitializer
 682   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
 683   ret <vscale x 1 x i16> %v
 684 }
 685
 686 define <vscale x 1 x i16> @vssub_vi_nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
 687 ; CHECK-LABEL: vssub_vi_nxv1i16:
 688 ; CHECK:       # %bb.0:
 689 ; CHECK-NEXT:    li a1, -1
 690 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 691 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 692 ; CHECK-NEXT:    ret
 693   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> splat (i16 -1), <vscale x 1 x i1> %m, i32 %evl)
 694   ret <vscale x 1 x i16> %v
 695 }
 696
 697 define <vscale x 1 x i16> @vssub_vi_nxv1i16_unmasked(<vscale x 1 x i16> %va, i32 zeroext %evl) {
 698 ; CHECK-LABEL: vssub_vi_nxv1i16_unmasked:
 699 ; CHECK:       # %bb.0:
 700 ; CHECK-NEXT:    li a1, -1
 701 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 702 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 703 ; CHECK-NEXT:    ret
 704   %v = call <vscale x 1 x i16> @llvm.vp.ssub.sat.nxv1i16(<vscale x 1 x i16> %va, <vscale x 1 x i16> splat (i16 -1), <vscale x 1 x i1> splat (i1 true), i32 %evl)
 705   ret <vscale x 1 x i16> %v
 706 }
 707
 708 declare <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16>, <vscale x 2 x i16>, <vscale x 2 x i1>, i32)
 709
 710 define <vscale x 2 x i16> @vssub_vv_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 711 ; CHECK-LABEL: vssub_vv_nxv2i16:
 712 ; CHECK:       # %bb.0:
 713 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 714 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 715 ; CHECK-NEXT:    ret
 716   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> %m, i32 %evl)
 717   ret <vscale x 2 x i16> %v
 718 }
 719
 720 define <vscale x 2 x i16> @vssub_vv_nxv2i16_unmasked(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, i32 zeroext %evl) {
 721 ; CHECK-LABEL: vssub_vv_nxv2i16_unmasked:
 722 ; CHECK:       # %bb.0:
 723 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 724 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 725 ; CHECK-NEXT:    ret
 726   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 727   ret <vscale x 2 x i16> %v
 728 }
 729
 730 define <vscale x 2 x i16> @vssub_vx_nxv2i16(<vscale x 2 x i16> %va, i16 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 731 ; CHECK-LABEL: vssub_vx_nxv2i16:
 732 ; CHECK:       # %bb.0:
 733 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 734 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 735 ; CHECK-NEXT:    ret
 736   %elt.head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 737   %vb = shufflevector <vscale x 2 x i16> %elt.head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 738   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb, <vscale x 2 x i1> %m, i32 %evl)
 739   ret <vscale x 2 x i16> %v
 740 }
 741
 742 define <vscale x 2 x i16> @vssub_vx_nxv2i16_unmasked(<vscale x 2 x i16> %va, i16 %b, i32 zeroext %evl) {
 743 ; CHECK-LABEL: vssub_vx_nxv2i16_unmasked:
 744 ; CHECK:       # %bb.0:
 745 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 746 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 747 ; CHECK-NEXT:    ret
 748   %elt.head = insertelement <vscale x 2 x i16> poison, i16 %b, i32 0
 749   %vb = shufflevector <vscale x 2 x i16> %elt.head, <vscale x 2 x i16> poison, <vscale x 2 x i32> zeroinitializer
 750   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 751   ret <vscale x 2 x i16> %v
 752 }
 753
 754 define <vscale x 2 x i16> @vssub_vi_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 755 ; CHECK-LABEL: vssub_vi_nxv2i16:
 756 ; CHECK:       # %bb.0:
 757 ; CHECK-NEXT:    li a1, -1
 758 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 759 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 760 ; CHECK-NEXT:    ret
 761   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> splat (i16 -1), <vscale x 2 x i1> %m, i32 %evl)
 762   ret <vscale x 2 x i16> %v
 763 }
 764
 765 define <vscale x 2 x i16> @vssub_vi_nxv2i16_unmasked(<vscale x 2 x i16> %va, i32 zeroext %evl) {
 766 ; CHECK-LABEL: vssub_vi_nxv2i16_unmasked:
 767 ; CHECK:       # %bb.0:
 768 ; CHECK-NEXT:    li a1, -1
 769 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 770 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 771 ; CHECK-NEXT:    ret
 772   %v = call <vscale x 2 x i16> @llvm.vp.ssub.sat.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i16> splat (i16 -1), <vscale x 2 x i1> splat (i1 true), i32 %evl)
 773   ret <vscale x 2 x i16> %v
 774 }
 775
 776 declare <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16>, <vscale x 4 x i16>, <vscale x 4 x i1>, i32)
 777
 778 define <vscale x 4 x i16> @vssub_vv_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 779 ; CHECK-LABEL: vssub_vv_nxv4i16:
 780 ; CHECK:       # %bb.0:
 781 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 782 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
 783 ; CHECK-NEXT:    ret
 784   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> %m, i32 %evl)
 785   ret <vscale x 4 x i16> %v
 786 }
 787
 788 define <vscale x 4 x i16> @vssub_vv_nxv4i16_unmasked(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, i32 zeroext %evl) {
 789 ; CHECK-LABEL: vssub_vv_nxv4i16_unmasked:
 790 ; CHECK:       # %bb.0:
 791 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 792 ; CHECK-NEXT:    vssub.vv v8, v8, v9
 793 ; CHECK-NEXT:    ret
 794   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 795   ret <vscale x 4 x i16> %v
 796 }
 797
 798 define <vscale x 4 x i16> @vssub_vx_nxv4i16(<vscale x 4 x i16> %va, i16 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 799 ; CHECK-LABEL: vssub_vx_nxv4i16:
 800 ; CHECK:       # %bb.0:
 801 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 802 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 803 ; CHECK-NEXT:    ret
 804   %elt.head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 805   %vb = shufflevector <vscale x 4 x i16> %elt.head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 806   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, <vscale x 4 x i1> %m, i32 %evl)
 807   ret <vscale x 4 x i16> %v
 808 }
 809
 810 define <vscale x 4 x i16> @vssub_vx_nxv4i16_unmasked(<vscale x 4 x i16> %va, i16 %b, i32 zeroext %evl) {
 811 ; CHECK-LABEL: vssub_vx_nxv4i16_unmasked:
 812 ; CHECK:       # %bb.0:
 813 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 814 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 815 ; CHECK-NEXT:    ret
 816   %elt.head = insertelement <vscale x 4 x i16> poison, i16 %b, i32 0
 817   %vb = shufflevector <vscale x 4 x i16> %elt.head, <vscale x 4 x i16> poison, <vscale x 4 x i32> zeroinitializer
 818   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
 819   ret <vscale x 4 x i16> %v
 820 }
 821
 822 define <vscale x 4 x i16> @vssub_vi_nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
 823 ; CHECK-LABEL: vssub_vi_nxv4i16:
 824 ; CHECK:       # %bb.0:
 825 ; CHECK-NEXT:    li a1, -1
 826 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 827 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 828 ; CHECK-NEXT:    ret
 829   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> splat (i16 -1), <vscale x 4 x i1> %m, i32 %evl)
 830   ret <vscale x 4 x i16> %v
 831 }
 832
 833 define <vscale x 4 x i16> @vssub_vi_nxv4i16_unmasked(<vscale x 4 x i16> %va, i32 zeroext %evl) {
 834 ; CHECK-LABEL: vssub_vi_nxv4i16_unmasked:
 835 ; CHECK:       # %bb.0:
 836 ; CHECK-NEXT:    li a1, -1
 837 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 838 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 839 ; CHECK-NEXT:    ret
 840   %v = call <vscale x 4 x i16> @llvm.vp.ssub.sat.nxv4i16(<vscale x 4 x i16> %va, <vscale x 4 x i16> splat (i16 -1), <vscale x 4 x i1> splat (i1 true), i32 %evl)
 841   ret <vscale x 4 x i16> %v
 842 }
 843
 844 declare <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i1>, i32)
 845
 846 define <vscale x 8 x i16> @vssub_vv_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 847 ; CHECK-LABEL: vssub_vv_nxv8i16:
 848 ; CHECK:       # %bb.0:
 849 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 850 ; CHECK-NEXT:    vssub.vv v8, v8, v10, v0.t
 851 ; CHECK-NEXT:    ret
 852   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> %m, i32 %evl)
 853   ret <vscale x 8 x i16> %v
 854 }
 855
 856 define <vscale x 8 x i16> @vssub_vv_nxv8i16_unmasked(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, i32 zeroext %evl) {
 857 ; CHECK-LABEL: vssub_vv_nxv8i16_unmasked:
 858 ; CHECK:       # %bb.0:
 859 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 860 ; CHECK-NEXT:    vssub.vv v8, v8, v10
 861 ; CHECK-NEXT:    ret
 862   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 863   ret <vscale x 8 x i16> %v
 864 }
 865
 866 define <vscale x 8 x i16> @vssub_vx_nxv8i16(<vscale x 8 x i16> %va, i16 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 867 ; CHECK-LABEL: vssub_vx_nxv8i16:
 868 ; CHECK:       # %bb.0:
 869 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 870 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 871 ; CHECK-NEXT:    ret
 872   %elt.head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 873   %vb = shufflevector <vscale x 8 x i16> %elt.head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 874   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb, <vscale x 8 x i1> %m, i32 %evl)
 875   ret <vscale x 8 x i16> %v
 876 }
 877
 878 define <vscale x 8 x i16> @vssub_vx_nxv8i16_unmasked(<vscale x 8 x i16> %va, i16 %b, i32 zeroext %evl) {
 879 ; CHECK-LABEL: vssub_vx_nxv8i16_unmasked:
 880 ; CHECK:       # %bb.0:
 881 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 882 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 883 ; CHECK-NEXT:    ret
 884   %elt.head = insertelement <vscale x 8 x i16> poison, i16 %b, i32 0
 885   %vb = shufflevector <vscale x 8 x i16> %elt.head, <vscale x 8 x i16> poison, <vscale x 8 x i32> zeroinitializer
 886   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
 887   ret <vscale x 8 x i16> %v
 888 }
 889
 890 define <vscale x 8 x i16> @vssub_vi_nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
 891 ; CHECK-LABEL: vssub_vi_nxv8i16:
 892 ; CHECK:       # %bb.0:
 893 ; CHECK-NEXT:    li a1, -1
 894 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 895 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 896 ; CHECK-NEXT:    ret
 897   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> splat (i16 -1), <vscale x 8 x i1> %m, i32 %evl)
 898   ret <vscale x 8 x i16> %v
 899 }
 900
 901 define <vscale x 8 x i16> @vssub_vi_nxv8i16_unmasked(<vscale x 8 x i16> %va, i32 zeroext %evl) {
 902 ; CHECK-LABEL: vssub_vi_nxv8i16_unmasked:
 903 ; CHECK:       # %bb.0:
 904 ; CHECK-NEXT:    li a1, -1
 905 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 906 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 907 ; CHECK-NEXT:    ret
 908   %v = call <vscale x 8 x i16> @llvm.vp.ssub.sat.nxv8i16(<vscale x 8 x i16> %va, <vscale x 8 x i16> splat (i16 -1), <vscale x 8 x i1> splat (i1 true), i32 %evl)
 909   ret <vscale x 8 x i16> %v
 910 }
 911
 912 declare <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16>, <vscale x 16 x i16>, <vscale x 16 x i1>, i32)
 913
 914 define <vscale x 16 x i16> @vssub_vv_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 915 ; CHECK-LABEL: vssub_vv_nxv16i16:
 916 ; CHECK:       # %bb.0:
 917 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 918 ; CHECK-NEXT:    vssub.vv v8, v8, v12, v0.t
 919 ; CHECK-NEXT:    ret
 920   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> %m, i32 %evl)
 921   ret <vscale x 16 x i16> %v
 922 }
 923
 924 define <vscale x 16 x i16> @vssub_vv_nxv16i16_unmasked(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, i32 zeroext %evl) {
 925 ; CHECK-LABEL: vssub_vv_nxv16i16_unmasked:
 926 ; CHECK:       # %bb.0:
 927 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 928 ; CHECK-NEXT:    vssub.vv v8, v8, v12
 929 ; CHECK-NEXT:    ret
 930   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 931   ret <vscale x 16 x i16> %v
 932 }
 933
 934 define <vscale x 16 x i16> @vssub_vx_nxv16i16(<vscale x 16 x i16> %va, i16 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 935 ; CHECK-LABEL: vssub_vx_nxv16i16:
 936 ; CHECK:       # %bb.0:
 937 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 938 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
 939 ; CHECK-NEXT:    ret
 940   %elt.head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 941   %vb = shufflevector <vscale x 16 x i16> %elt.head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 942   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb, <vscale x 16 x i1> %m, i32 %evl)
 943   ret <vscale x 16 x i16> %v
 944 }
 945
 946 define <vscale x 16 x i16> @vssub_vx_nxv16i16_unmasked(<vscale x 16 x i16> %va, i16 %b, i32 zeroext %evl) {
 947 ; CHECK-LABEL: vssub_vx_nxv16i16_unmasked:
 948 ; CHECK:       # %bb.0:
 949 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 950 ; CHECK-NEXT:    vssub.vx v8, v8, a0
 951 ; CHECK-NEXT:    ret
 952   %elt.head = insertelement <vscale x 16 x i16> poison, i16 %b, i32 0
 953   %vb = shufflevector <vscale x 16 x i16> %elt.head, <vscale x 16 x i16> poison, <vscale x 16 x i32> zeroinitializer
 954   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
 955   ret <vscale x 16 x i16> %v
 956 }
 957
 958 define <vscale x 16 x i16> @vssub_vi_nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
 959 ; CHECK-LABEL: vssub_vi_nxv16i16:
 960 ; CHECK:       # %bb.0:
 961 ; CHECK-NEXT:    li a1, -1
 962 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 963 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
 964 ; CHECK-NEXT:    ret
 965   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> splat (i16 -1), <vscale x 16 x i1> %m, i32 %evl)
 966   ret <vscale x 16 x i16> %v
 967 }
 968
 969 define <vscale x 16 x i16> @vssub_vi_nxv16i16_unmasked(<vscale x 16 x i16> %va, i32 zeroext %evl) {
 970 ; CHECK-LABEL: vssub_vi_nxv16i16_unmasked:
 971 ; CHECK:       # %bb.0:
 972 ; CHECK-NEXT:    li a1, -1
 973 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 974 ; CHECK-NEXT:    vssub.vx v8, v8, a1
 975 ; CHECK-NEXT:    ret
 976   %v = call <vscale x 16 x i16> @llvm.vp.ssub.sat.nxv16i16(<vscale x 16 x i16> %va, <vscale x 16 x i16> splat (i16 -1), <vscale x 16 x i1> splat (i1 true), i32 %evl)
 977   ret <vscale x 16 x i16> %v
 978 }
 979
 980 declare <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16>, <vscale x 32 x i16>, <vscale x 32 x i1>, i32)
 981
 982 define <vscale x 32 x i16> @vssub_vv_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 983 ; CHECK-LABEL: vssub_vv_nxv32i16:
 984 ; CHECK:       # %bb.0:
 985 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 986 ; CHECK-NEXT:    vssub.vv v8, v8, v16, v0.t
 987 ; CHECK-NEXT:    ret
 988   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> %m, i32 %evl)
 989   ret <vscale x 32 x i16> %v
 990 }
 991
 992 define <vscale x 32 x i16> @vssub_vv_nxv32i16_unmasked(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, i32 zeroext %evl) {
 993 ; CHECK-LABEL: vssub_vv_nxv32i16_unmasked:
 994 ; CHECK:       # %bb.0:
 995 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
 996 ; CHECK-NEXT:    vssub.vv v8, v8, v16
 997 ; CHECK-NEXT:    ret
 998   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %b, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 999   ret <vscale x 32 x i16> %v
1000 }
1001
1002 define <vscale x 32 x i16> @vssub_vx_nxv32i16(<vscale x 32 x i16> %va, i16 %b, <vscale x 32 x i1> %m, i32 zeroext %evl) {
1003 ; CHECK-LABEL: vssub_vx_nxv32i16:
1004 ; CHECK:       # %bb.0:
1005 ; CHECK-NEXT:    vsetvli zero, a1, e16, m8, ta, ma
1006 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1007 ; CHECK-NEXT:    ret
1008   %elt.head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
1009   %vb = shufflevector <vscale x 32 x i16> %elt.head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
1010   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb, <vscale x 32 x i1> %m, i32 %evl)
1011   ret <vscale x 32 x i16> %v
1012 }
1013
1014 define <vscale x 32 x i16> @vssub_vx_nxv32i16_unmasked(<vscale x 32 x i16> %va, i16 %b, i32 zeroext %evl) {
1015 ; CHECK-LABEL: vssub_vx_nxv32i16_unmasked:
1016 ; CHECK:       # %bb.0:
1017 ; CHECK-NEXT:    vsetvli zero, a1, e16, m8, ta, ma
1018 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1019 ; CHECK-NEXT:    ret
1020   %elt.head = insertelement <vscale x 32 x i16> poison, i16 %b, i32 0
1021   %vb = shufflevector <vscale x 32 x i16> %elt.head, <vscale x 32 x i16> poison, <vscale x 32 x i32> zeroinitializer
1022   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> %vb, <vscale x 32 x i1> splat (i1 true), i32 %evl)
1023   ret <vscale x 32 x i16> %v
1024 }
1025
1026 define <vscale x 32 x i16> @vssub_vi_nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
1027 ; CHECK-LABEL: vssub_vi_nxv32i16:
1028 ; CHECK:       # %bb.0:
1029 ; CHECK-NEXT:    li a1, -1
1030 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
1031 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1032 ; CHECK-NEXT:    ret
1033   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> splat (i16 -1), <vscale x 32 x i1> %m, i32 %evl)
1034   ret <vscale x 32 x i16> %v
1035 }
1036
1037 define <vscale x 32 x i16> @vssub_vi_nxv32i16_unmasked(<vscale x 32 x i16> %va, i32 zeroext %evl) {
1038 ; CHECK-LABEL: vssub_vi_nxv32i16_unmasked:
1039 ; CHECK:       # %bb.0:
1040 ; CHECK-NEXT:    li a1, -1
1041 ; CHECK-NEXT:    vsetvli zero, a0, e16, m8, ta, ma
1042 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1043 ; CHECK-NEXT:    ret
1044   %v = call <vscale x 32 x i16> @llvm.vp.ssub.sat.nxv32i16(<vscale x 32 x i16> %va, <vscale x 32 x i16> splat (i16 -1), <vscale x 32 x i1> splat (i1 true), i32 %evl)
1045   ret <vscale x 32 x i16> %v
1046 }
1047
1048 declare <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32>, <vscale x 1 x i32>, <vscale x 1 x i1>, i32)
1049
1050 define <vscale x 1 x i32> @vssub_vv_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1051 ; CHECK-LABEL: vssub_vv_nxv1i32:
1052 ; CHECK:       # %bb.0:
1053 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1054 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
1055 ; CHECK-NEXT:    ret
1056   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> %m, i32 %evl)
1057   ret <vscale x 1 x i32> %v
1058 }
1059
1060 define <vscale x 1 x i32> @vssub_vv_nxv1i32_unmasked(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, i32 zeroext %evl) {
1061 ; CHECK-LABEL: vssub_vv_nxv1i32_unmasked:
1062 ; CHECK:       # %bb.0:
1063 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1064 ; CHECK-NEXT:    vssub.vv v8, v8, v9
1065 ; CHECK-NEXT:    ret
1066   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1067   ret <vscale x 1 x i32> %v
1068 }
1069
1070 define <vscale x 1 x i32> @vssub_vx_nxv1i32(<vscale x 1 x i32> %va, i32 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1071 ; CHECK-LABEL: vssub_vx_nxv1i32:
1072 ; CHECK:       # %bb.0:
1073 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
1074 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1075 ; CHECK-NEXT:    ret
1076   %elt.head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
1077   %vb = shufflevector <vscale x 1 x i32> %elt.head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
1078   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb, <vscale x 1 x i1> %m, i32 %evl)
1079   ret <vscale x 1 x i32> %v
1080 }
1081
1082 define <vscale x 1 x i32> @vssub_vx_nxv1i32_unmasked(<vscale x 1 x i32> %va, i32 %b, i32 zeroext %evl) {
1083 ; CHECK-LABEL: vssub_vx_nxv1i32_unmasked:
1084 ; CHECK:       # %bb.0:
1085 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
1086 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1087 ; CHECK-NEXT:    ret
1088   %elt.head = insertelement <vscale x 1 x i32> poison, i32 %b, i32 0
1089   %vb = shufflevector <vscale x 1 x i32> %elt.head, <vscale x 1 x i32> poison, <vscale x 1 x i32> zeroinitializer
1090   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1091   ret <vscale x 1 x i32> %v
1092 }
1093
1094 define <vscale x 1 x i32> @vssub_vi_nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1095 ; CHECK-LABEL: vssub_vi_nxv1i32:
1096 ; CHECK:       # %bb.0:
1097 ; CHECK-NEXT:    li a1, -1
1098 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1099 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1100 ; CHECK-NEXT:    ret
1101   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> splat (i32 -1), <vscale x 1 x i1> %m, i32 %evl)
1102   ret <vscale x 1 x i32> %v
1103 }
1104
1105 define <vscale x 1 x i32> @vssub_vi_nxv1i32_unmasked(<vscale x 1 x i32> %va, i32 zeroext %evl) {
1106 ; CHECK-LABEL: vssub_vi_nxv1i32_unmasked:
1107 ; CHECK:       # %bb.0:
1108 ; CHECK-NEXT:    li a1, -1
1109 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1110 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1111 ; CHECK-NEXT:    ret
1112   %v = call <vscale x 1 x i32> @llvm.vp.ssub.sat.nxv1i32(<vscale x 1 x i32> %va, <vscale x 1 x i32> splat (i32 -1), <vscale x 1 x i1> splat (i1 true), i32 %evl)
1113   ret <vscale x 1 x i32> %v
1114 }
1115
1116 declare <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i32>, <vscale x 2 x i1>, i32)
1117
1118 define <vscale x 2 x i32> @vssub_vv_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1119 ; CHECK-LABEL: vssub_vv_nxv2i32:
1120 ; CHECK:       # %bb.0:
1121 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1122 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
1123 ; CHECK-NEXT:    ret
1124   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> %m, i32 %evl)
1125   ret <vscale x 2 x i32> %v
1126 }
1127
1128 define <vscale x 2 x i32> @vssub_vv_nxv2i32_unmasked(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, i32 zeroext %evl) {
1129 ; CHECK-LABEL: vssub_vv_nxv2i32_unmasked:
1130 ; CHECK:       # %bb.0:
1131 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1132 ; CHECK-NEXT:    vssub.vv v8, v8, v9
1133 ; CHECK-NEXT:    ret
1134   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1135   ret <vscale x 2 x i32> %v
1136 }
1137
1138 define <vscale x 2 x i32> @vssub_vx_nxv2i32(<vscale x 2 x i32> %va, i32 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1139 ; CHECK-LABEL: vssub_vx_nxv2i32:
1140 ; CHECK:       # %bb.0:
1141 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
1142 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1143 ; CHECK-NEXT:    ret
1144   %elt.head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
1145   %vb = shufflevector <vscale x 2 x i32> %elt.head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
1146   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, <vscale x 2 x i1> %m, i32 %evl)
1147   ret <vscale x 2 x i32> %v
1148 }
1149
1150 define <vscale x 2 x i32> @vssub_vx_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 %b, i32 zeroext %evl) {
1151 ; CHECK-LABEL: vssub_vx_nxv2i32_unmasked:
1152 ; CHECK:       # %bb.0:
1153 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
1154 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1155 ; CHECK-NEXT:    ret
1156   %elt.head = insertelement <vscale x 2 x i32> poison, i32 %b, i32 0
1157   %vb = shufflevector <vscale x 2 x i32> %elt.head, <vscale x 2 x i32> poison, <vscale x 2 x i32> zeroinitializer
1158   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1159   ret <vscale x 2 x i32> %v
1160 }
1161
1162 define <vscale x 2 x i32> @vssub_vi_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1163 ; CHECK-LABEL: vssub_vi_nxv2i32:
1164 ; CHECK:       # %bb.0:
1165 ; CHECK-NEXT:    li a1, -1
1166 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1167 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1168 ; CHECK-NEXT:    ret
1169   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> splat (i32 -1), <vscale x 2 x i1> %m, i32 %evl)
1170   ret <vscale x 2 x i32> %v
1171 }
1172
1173 define <vscale x 2 x i32> @vssub_vi_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 zeroext %evl) {
1174 ; CHECK-LABEL: vssub_vi_nxv2i32_unmasked:
1175 ; CHECK:       # %bb.0:
1176 ; CHECK-NEXT:    li a1, -1
1177 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1178 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1179 ; CHECK-NEXT:    ret
1180   %v = call <vscale x 2 x i32> @llvm.vp.ssub.sat.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i32> splat (i32 -1), <vscale x 2 x i1> splat (i1 true), i32 %evl)
1181   ret <vscale x 2 x i32> %v
1182 }
1183
1184 declare <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i1>, i32)
1185
1186 define <vscale x 4 x i32> @vssub_vv_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1187 ; CHECK-LABEL: vssub_vv_nxv4i32:
1188 ; CHECK:       # %bb.0:
1189 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1190 ; CHECK-NEXT:    vssub.vv v8, v8, v10, v0.t
1191 ; CHECK-NEXT:    ret
1192   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> %m, i32 %evl)
1193   ret <vscale x 4 x i32> %v
1194 }
1195
1196 define <vscale x 4 x i32> @vssub_vv_nxv4i32_unmasked(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, i32 zeroext %evl) {
1197 ; CHECK-LABEL: vssub_vv_nxv4i32_unmasked:
1198 ; CHECK:       # %bb.0:
1199 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1200 ; CHECK-NEXT:    vssub.vv v8, v8, v10
1201 ; CHECK-NEXT:    ret
1202   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1203   ret <vscale x 4 x i32> %v
1204 }
1205
1206 define <vscale x 4 x i32> @vssub_vx_nxv4i32(<vscale x 4 x i32> %va, i32 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1207 ; CHECK-LABEL: vssub_vx_nxv4i32:
1208 ; CHECK:       # %bb.0:
1209 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
1210 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1211 ; CHECK-NEXT:    ret
1212   %elt.head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
1213   %vb = shufflevector <vscale x 4 x i32> %elt.head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
1214   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb, <vscale x 4 x i1> %m, i32 %evl)
1215   ret <vscale x 4 x i32> %v
1216 }
1217
1218 define <vscale x 4 x i32> @vssub_vx_nxv4i32_unmasked(<vscale x 4 x i32> %va, i32 %b, i32 zeroext %evl) {
1219 ; CHECK-LABEL: vssub_vx_nxv4i32_unmasked:
1220 ; CHECK:       # %bb.0:
1221 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
1222 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1223 ; CHECK-NEXT:    ret
1224   %elt.head = insertelement <vscale x 4 x i32> poison, i32 %b, i32 0
1225   %vb = shufflevector <vscale x 4 x i32> %elt.head, <vscale x 4 x i32> poison, <vscale x 4 x i32> zeroinitializer
1226   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1227   ret <vscale x 4 x i32> %v
1228 }
1229
1230 define <vscale x 4 x i32> @vssub_vi_nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1231 ; CHECK-LABEL: vssub_vi_nxv4i32:
1232 ; CHECK:       # %bb.0:
1233 ; CHECK-NEXT:    li a1, -1
1234 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1235 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1236 ; CHECK-NEXT:    ret
1237   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> splat (i32 -1), <vscale x 4 x i1> %m, i32 %evl)
1238   ret <vscale x 4 x i32> %v
1239 }
1240
1241 define <vscale x 4 x i32> @vssub_vi_nxv4i32_unmasked(<vscale x 4 x i32> %va, i32 zeroext %evl) {
1242 ; CHECK-LABEL: vssub_vi_nxv4i32_unmasked:
1243 ; CHECK:       # %bb.0:
1244 ; CHECK-NEXT:    li a1, -1
1245 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1246 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1247 ; CHECK-NEXT:    ret
1248   %v = call <vscale x 4 x i32> @llvm.vp.ssub.sat.nxv4i32(<vscale x 4 x i32> %va, <vscale x 4 x i32> splat (i32 -1), <vscale x 4 x i1> splat (i1 true), i32 %evl)
1249   ret <vscale x 4 x i32> %v
1250 }
1251
1252 declare <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32>, <vscale x 8 x i32>, <vscale x 8 x i1>, i32)
1253
1254 define <vscale x 8 x i32> @vssub_vv_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1255 ; CHECK-LABEL: vssub_vv_nxv8i32:
1256 ; CHECK:       # %bb.0:
1257 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1258 ; CHECK-NEXT:    vssub.vv v8, v8, v12, v0.t
1259 ; CHECK-NEXT:    ret
1260   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> %m, i32 %evl)
1261   ret <vscale x 8 x i32> %v
1262 }
1263
1264 define <vscale x 8 x i32> @vssub_vv_nxv8i32_unmasked(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, i32 zeroext %evl) {
1265 ; CHECK-LABEL: vssub_vv_nxv8i32_unmasked:
1266 ; CHECK:       # %bb.0:
1267 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1268 ; CHECK-NEXT:    vssub.vv v8, v8, v12
1269 ; CHECK-NEXT:    ret
1270   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1271   ret <vscale x 8 x i32> %v
1272 }
1273
1274 define <vscale x 8 x i32> @vssub_vx_nxv8i32(<vscale x 8 x i32> %va, i32 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1275 ; CHECK-LABEL: vssub_vx_nxv8i32:
1276 ; CHECK:       # %bb.0:
1277 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
1278 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1279 ; CHECK-NEXT:    ret
1280   %elt.head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
1281   %vb = shufflevector <vscale x 8 x i32> %elt.head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
1282   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb, <vscale x 8 x i1> %m, i32 %evl)
1283   ret <vscale x 8 x i32> %v
1284 }
1285
1286 define <vscale x 8 x i32> @vssub_vx_nxv8i32_unmasked(<vscale x 8 x i32> %va, i32 %b, i32 zeroext %evl) {
1287 ; CHECK-LABEL: vssub_vx_nxv8i32_unmasked:
1288 ; CHECK:       # %bb.0:
1289 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
1290 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1291 ; CHECK-NEXT:    ret
1292   %elt.head = insertelement <vscale x 8 x i32> poison, i32 %b, i32 0
1293   %vb = shufflevector <vscale x 8 x i32> %elt.head, <vscale x 8 x i32> poison, <vscale x 8 x i32> zeroinitializer
1294   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1295   ret <vscale x 8 x i32> %v
1296 }
1297
1298 define <vscale x 8 x i32> @vssub_vi_nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1299 ; CHECK-LABEL: vssub_vi_nxv8i32:
1300 ; CHECK:       # %bb.0:
1301 ; CHECK-NEXT:    li a1, -1
1302 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1303 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1304 ; CHECK-NEXT:    ret
1305   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> splat (i32 -1), <vscale x 8 x i1> %m, i32 %evl)
1306   ret <vscale x 8 x i32> %v
1307 }
1308
1309 define <vscale x 8 x i32> @vssub_vi_nxv8i32_unmasked(<vscale x 8 x i32> %va, i32 zeroext %evl) {
1310 ; CHECK-LABEL: vssub_vi_nxv8i32_unmasked:
1311 ; CHECK:       # %bb.0:
1312 ; CHECK-NEXT:    li a1, -1
1313 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1314 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1315 ; CHECK-NEXT:    ret
1316   %v = call <vscale x 8 x i32> @llvm.vp.ssub.sat.nxv8i32(<vscale x 8 x i32> %va, <vscale x 8 x i32> splat (i32 -1), <vscale x 8 x i1> splat (i1 true), i32 %evl)
1317   ret <vscale x 8 x i32> %v
1318 }
1319
1320 declare <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32>, <vscale x 16 x i32>, <vscale x 16 x i1>, i32)
1321
1322 define <vscale x 16 x i32> @vssub_vv_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1323 ; CHECK-LABEL: vssub_vv_nxv16i32:
1324 ; CHECK:       # %bb.0:
1325 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1326 ; CHECK-NEXT:    vssub.vv v8, v8, v16, v0.t
1327 ; CHECK-NEXT:    ret
1328   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> %m, i32 %evl)
1329   ret <vscale x 16 x i32> %v
1330 }
1331
1332 define <vscale x 16 x i32> @vssub_vv_nxv16i32_unmasked(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, i32 zeroext %evl) {
1333 ; CHECK-LABEL: vssub_vv_nxv16i32_unmasked:
1334 ; CHECK:       # %bb.0:
1335 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1336 ; CHECK-NEXT:    vssub.vv v8, v8, v16
1337 ; CHECK-NEXT:    ret
1338   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %b, <vscale x 16 x i1> splat (i1 true), i32 %evl)
1339   ret <vscale x 16 x i32> %v
1340 }
1341
1342 define <vscale x 16 x i32> @vssub_vx_nxv16i32(<vscale x 16 x i32> %va, i32 %b, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1343 ; CHECK-LABEL: vssub_vx_nxv16i32:
1344 ; CHECK:       # %bb.0:
1345 ; CHECK-NEXT:    vsetvli zero, a1, e32, m8, ta, ma
1346 ; CHECK-NEXT:    vssub.vx v8, v8, a0, v0.t
1347 ; CHECK-NEXT:    ret
1348   %elt.head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
1349   %vb = shufflevector <vscale x 16 x i32> %elt.head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
1350   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb, <vscale x 16 x i1> %m, i32 %evl)
1351   ret <vscale x 16 x i32> %v
1352 }
1353
1354 define <vscale x 16 x i32> @vssub_vx_nxv16i32_unmasked(<vscale x 16 x i32> %va, i32 %b, i32 zeroext %evl) {
1355 ; CHECK-LABEL: vssub_vx_nxv16i32_unmasked:
1356 ; CHECK:       # %bb.0:
1357 ; CHECK-NEXT:    vsetvli zero, a1, e32, m8, ta, ma
1358 ; CHECK-NEXT:    vssub.vx v8, v8, a0
1359 ; CHECK-NEXT:    ret
1360   %elt.head = insertelement <vscale x 16 x i32> poison, i32 %b, i32 0
1361   %vb = shufflevector <vscale x 16 x i32> %elt.head, <vscale x 16 x i32> poison, <vscale x 16 x i32> zeroinitializer
1362   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> %vb, <vscale x 16 x i1> splat (i1 true), i32 %evl)
1363   ret <vscale x 16 x i32> %v
1364 }
1365
1366 define <vscale x 16 x i32> @vssub_vi_nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i1> %m, i32 zeroext %evl) {
1367 ; CHECK-LABEL: vssub_vi_nxv16i32:
1368 ; CHECK:       # %bb.0:
1369 ; CHECK-NEXT:    li a1, -1
1370 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1371 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1372 ; CHECK-NEXT:    ret
1373   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> splat (i32 -1), <vscale x 16 x i1> %m, i32 %evl)
1374   ret <vscale x 16 x i32> %v
1375 }
1376
1377 define <vscale x 16 x i32> @vssub_vi_nxv16i32_unmasked(<vscale x 16 x i32> %va, i32 zeroext %evl) {
1378 ; CHECK-LABEL: vssub_vi_nxv16i32_unmasked:
1379 ; CHECK:       # %bb.0:
1380 ; CHECK-NEXT:    li a1, -1
1381 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1382 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1383 ; CHECK-NEXT:    ret
1384   %v = call <vscale x 16 x i32> @llvm.vp.ssub.sat.nxv16i32(<vscale x 16 x i32> %va, <vscale x 16 x i32> splat (i32 -1), <vscale x 16 x i1> splat (i1 true), i32 %evl)
1385   ret <vscale x 16 x i32> %v
1386 }
1387
1388 ; Test that split-legalization works then the mask needs manual splitting.
1389
1390 declare <vscale x 32 x i32> @llvm.vp.ssub.sat.nxv32i32(<vscale x 32 x i32>, <vscale x 32 x i32>, <vscale x 32 x i1>, i32)
1391
1392 define <vscale x 32 x i32> @vssub_vi_nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
1393 ; CHECK-LABEL: vssub_vi_nxv32i32:
1394 ; CHECK:       # %bb.0:
1395 ; CHECK-NEXT:    vmv1r.v v24, v0
1396 ; CHECK-NEXT:    csrr a1, vlenb
1397 ; CHECK-NEXT:    srli a2, a1, 2
1398 ; CHECK-NEXT:    vsetvli a3, zero, e8, mf2, ta, ma
1399 ; CHECK-NEXT:    vslidedown.vx v0, v0, a2
1400 ; CHECK-NEXT:    slli a1, a1, 1
1401 ; CHECK-NEXT:    sub a2, a0, a1
1402 ; CHECK-NEXT:    sltu a3, a0, a2
1403 ; CHECK-NEXT:    addi a3, a3, -1
1404 ; CHECK-NEXT:    and a3, a3, a2
1405 ; CHECK-NEXT:    li a2, -1
1406 ; CHECK-NEXT:    vsetvli zero, a3, e32, m8, ta, ma
1407 ; CHECK-NEXT:    vssub.vx v16, v16, a2, v0.t
1408 ; CHECK-NEXT:    bltu a0, a1, .LBB118_2
1409 ; CHECK-NEXT:  # %bb.1:
1410 ; CHECK-NEXT:    mv a0, a1
1411 ; CHECK-NEXT:  .LBB118_2:
1412 ; CHECK-NEXT:    vmv1r.v v0, v24
1413 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1414 ; CHECK-NEXT:    vssub.vx v8, v8, a2, v0.t
1415 ; CHECK-NEXT:    ret
1416   %v = call <vscale x 32 x i32> @llvm.vp.ssub.sat.nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i32> splat (i32 -1), <vscale x 32 x i1> %m, i32 %evl)
1417   ret <vscale x 32 x i32> %v
1418 }
1419
1420 define <vscale x 32 x i32> @vssub_vi_nxv32i32_unmasked(<vscale x 32 x i32> %va, i32 zeroext %evl) {
1421 ; CHECK-LABEL: vssub_vi_nxv32i32_unmasked:
1422 ; CHECK:       # %bb.0:
1423 ; CHECK-NEXT:    csrr a1, vlenb
1424 ; CHECK-NEXT:    slli a1, a1, 1
1425 ; CHECK-NEXT:    sub a2, a0, a1
1426 ; CHECK-NEXT:    sltu a3, a0, a2
1427 ; CHECK-NEXT:    addi a3, a3, -1
1428 ; CHECK-NEXT:    and a3, a3, a2
1429 ; CHECK-NEXT:    li a2, -1
1430 ; CHECK-NEXT:    vsetvli zero, a3, e32, m8, ta, ma
1431 ; CHECK-NEXT:    vssub.vx v16, v16, a2
1432 ; CHECK-NEXT:    bltu a0, a1, .LBB119_2
1433 ; CHECK-NEXT:  # %bb.1:
1434 ; CHECK-NEXT:    mv a0, a1
1435 ; CHECK-NEXT:  .LBB119_2:
1436 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
1437 ; CHECK-NEXT:    vssub.vx v8, v8, a2
1438 ; CHECK-NEXT:    ret
1439   %v = call <vscale x 32 x i32> @llvm.vp.ssub.sat.nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i32> splat (i32 -1), <vscale x 32 x i1> splat (i1 true), i32 %evl)
1440   ret <vscale x 32 x i32> %v
1441 }
1442
1443 declare <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64>, <vscale x 1 x i64>, <vscale x 1 x i1>, i32)
1444
1445 define <vscale x 1 x i64> @vssub_vv_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1446 ; CHECK-LABEL: vssub_vv_nxv1i64:
1447 ; CHECK:       # %bb.0:
1448 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1449 ; CHECK-NEXT:    vssub.vv v8, v8, v9, v0.t
1450 ; CHECK-NEXT:    ret
1451   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> %m, i32 %evl)
1452   ret <vscale x 1 x i64> %v
1453 }
1454
1455 define <vscale x 1 x i64> @vssub_vv_nxv1i64_unmasked(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, i32 zeroext %evl) {
1456 ; CHECK-LABEL: vssub_vv_nxv1i64_unmasked:
1457 ; CHECK:       # %bb.0:
1458 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1459 ; CHECK-NEXT:    vssub.vv v8, v8, v9
1460 ; CHECK-NEXT:    ret
1461   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %b, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1462   ret <vscale x 1 x i64> %v
1463 }
1464
1465 define <vscale x 1 x i64> @vssub_vx_nxv1i64(<vscale x 1 x i64> %va, i64 %b, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1466 ; RV32-LABEL: vssub_vx_nxv1i64:
1467 ; RV32:       # %bb.0:
1468 ; RV32-NEXT:    addi sp, sp, -16
1469 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1470 ; RV32-NEXT:    sw a1, 12(sp)
1471 ; RV32-NEXT:    sw a0, 8(sp)
1472 ; RV32-NEXT:    addi a0, sp, 8
1473 ; RV32-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
1474 ; RV32-NEXT:    vlse64.v v9, (a0), zero
1475 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
1476 ; RV32-NEXT:    vssub.vv v8, v8, v9, v0.t
1477 ; RV32-NEXT:    addi sp, sp, 16
1478 ; RV32-NEXT:    ret
1479 ;
1480 ; RV64-LABEL: vssub_vx_nxv1i64:
1481 ; RV64:       # %bb.0:
1482 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
1483 ; RV64-NEXT:    vssub.vx v8, v8, a0, v0.t
1484 ; RV64-NEXT:    ret
1485   %elt.head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
1486   %vb = shufflevector <vscale x 1 x i64> %elt.head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
1487   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, <vscale x 1 x i1> %m, i32 %evl)
1488   ret <vscale x 1 x i64> %v
1489 }
1490
1491 define <vscale x 1 x i64> @vssub_vx_nxv1i64_unmasked(<vscale x 1 x i64> %va, i64 %b, i32 zeroext %evl) {
1492 ; RV32-LABEL: vssub_vx_nxv1i64_unmasked:
1493 ; RV32:       # %bb.0:
1494 ; RV32-NEXT:    addi sp, sp, -16
1495 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1496 ; RV32-NEXT:    sw a1, 12(sp)
1497 ; RV32-NEXT:    sw a0, 8(sp)
1498 ; RV32-NEXT:    addi a0, sp, 8
1499 ; RV32-NEXT:    vsetvli a1, zero, e64, m1, ta, ma
1500 ; RV32-NEXT:    vlse64.v v9, (a0), zero
1501 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
1502 ; RV32-NEXT:    vssub.vv v8, v8, v9
1503 ; RV32-NEXT:    addi sp, sp, 16
1504 ; RV32-NEXT:    ret
1505 ;
1506 ; RV64-LABEL: vssub_vx_nxv1i64_unmasked:
1507 ; RV64:       # %bb.0:
1508 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
1509 ; RV64-NEXT:    vssub.vx v8, v8, a0
1510 ; RV64-NEXT:    ret
1511   %elt.head = insertelement <vscale x 1 x i64> poison, i64 %b, i32 0
1512   %vb = shufflevector <vscale x 1 x i64> %elt.head, <vscale x 1 x i64> poison, <vscale x 1 x i32> zeroinitializer
1513   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> %vb, <vscale x 1 x i1> splat (i1 true), i32 %evl)
1514   ret <vscale x 1 x i64> %v
1515 }
1516
1517 define <vscale x 1 x i64> @vssub_vi_nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i1> %m, i32 zeroext %evl) {
1518 ; CHECK-LABEL: vssub_vi_nxv1i64:
1519 ; CHECK:       # %bb.0:
1520 ; CHECK-NEXT:    li a1, -1
1521 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1522 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1523 ; CHECK-NEXT:    ret
1524   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> splat (i64 -1), <vscale x 1 x i1> %m, i32 %evl)
1525   ret <vscale x 1 x i64> %v
1526 }
1527
1528 define <vscale x 1 x i64> @vssub_vi_nxv1i64_unmasked(<vscale x 1 x i64> %va, i32 zeroext %evl) {
1529 ; CHECK-LABEL: vssub_vi_nxv1i64_unmasked:
1530 ; CHECK:       # %bb.0:
1531 ; CHECK-NEXT:    li a1, -1
1532 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
1533 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1534 ; CHECK-NEXT:    ret
1535   %v = call <vscale x 1 x i64> @llvm.vp.ssub.sat.nxv1i64(<vscale x 1 x i64> %va, <vscale x 1 x i64> splat (i64 -1), <vscale x 1 x i1> splat (i1 true), i32 %evl)
1536   ret <vscale x 1 x i64> %v
1537 }
1538
1539 declare <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i1>, i32)
1540
1541 define <vscale x 2 x i64> @vssub_vv_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1542 ; CHECK-LABEL: vssub_vv_nxv2i64:
1543 ; CHECK:       # %bb.0:
1544 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1545 ; CHECK-NEXT:    vssub.vv v8, v8, v10, v0.t
1546 ; CHECK-NEXT:    ret
1547   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> %m, i32 %evl)
1548   ret <vscale x 2 x i64> %v
1549 }
1550
1551 define <vscale x 2 x i64> @vssub_vv_nxv2i64_unmasked(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, i32 zeroext %evl) {
1552 ; CHECK-LABEL: vssub_vv_nxv2i64_unmasked:
1553 ; CHECK:       # %bb.0:
1554 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1555 ; CHECK-NEXT:    vssub.vv v8, v8, v10
1556 ; CHECK-NEXT:    ret
1557   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %b, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1558   ret <vscale x 2 x i64> %v
1559 }
1560
1561 define <vscale x 2 x i64> @vssub_vx_nxv2i64(<vscale x 2 x i64> %va, i64 %b, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1562 ; RV32-LABEL: vssub_vx_nxv2i64:
1563 ; RV32:       # %bb.0:
1564 ; RV32-NEXT:    addi sp, sp, -16
1565 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1566 ; RV32-NEXT:    sw a1, 12(sp)
1567 ; RV32-NEXT:    sw a0, 8(sp)
1568 ; RV32-NEXT:    addi a0, sp, 8
1569 ; RV32-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
1570 ; RV32-NEXT:    vlse64.v v10, (a0), zero
1571 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
1572 ; RV32-NEXT:    vssub.vv v8, v8, v10, v0.t
1573 ; RV32-NEXT:    addi sp, sp, 16
1574 ; RV32-NEXT:    ret
1575 ;
1576 ; RV64-LABEL: vssub_vx_nxv2i64:
1577 ; RV64:       # %bb.0:
1578 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
1579 ; RV64-NEXT:    vssub.vx v8, v8, a0, v0.t
1580 ; RV64-NEXT:    ret
1581   %elt.head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
1582   %vb = shufflevector <vscale x 2 x i64> %elt.head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
1583   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, <vscale x 2 x i1> %m, i32 %evl)
1584   ret <vscale x 2 x i64> %v
1585 }
1586
1587 define <vscale x 2 x i64> @vssub_vx_nxv2i64_unmasked(<vscale x 2 x i64> %va, i64 %b, i32 zeroext %evl) {
1588 ; RV32-LABEL: vssub_vx_nxv2i64_unmasked:
1589 ; RV32:       # %bb.0:
1590 ; RV32-NEXT:    addi sp, sp, -16
1591 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1592 ; RV32-NEXT:    sw a1, 12(sp)
1593 ; RV32-NEXT:    sw a0, 8(sp)
1594 ; RV32-NEXT:    addi a0, sp, 8
1595 ; RV32-NEXT:    vsetvli a1, zero, e64, m2, ta, ma
1596 ; RV32-NEXT:    vlse64.v v10, (a0), zero
1597 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
1598 ; RV32-NEXT:    vssub.vv v8, v8, v10
1599 ; RV32-NEXT:    addi sp, sp, 16
1600 ; RV32-NEXT:    ret
1601 ;
1602 ; RV64-LABEL: vssub_vx_nxv2i64_unmasked:
1603 ; RV64:       # %bb.0:
1604 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
1605 ; RV64-NEXT:    vssub.vx v8, v8, a0
1606 ; RV64-NEXT:    ret
1607   %elt.head = insertelement <vscale x 2 x i64> poison, i64 %b, i32 0
1608   %vb = shufflevector <vscale x 2 x i64> %elt.head, <vscale x 2 x i64> poison, <vscale x 2 x i32> zeroinitializer
1609   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> %vb, <vscale x 2 x i1> splat (i1 true), i32 %evl)
1610   ret <vscale x 2 x i64> %v
1611 }
1612
1613 define <vscale x 2 x i64> @vssub_vi_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
1614 ; CHECK-LABEL: vssub_vi_nxv2i64:
1615 ; CHECK:       # %bb.0:
1616 ; CHECK-NEXT:    li a1, -1
1617 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1618 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1619 ; CHECK-NEXT:    ret
1620   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> splat (i64 -1), <vscale x 2 x i1> %m, i32 %evl)
1621   ret <vscale x 2 x i64> %v
1622 }
1623
1624 define <vscale x 2 x i64> @vssub_vi_nxv2i64_unmasked(<vscale x 2 x i64> %va, i32 zeroext %evl) {
1625 ; CHECK-LABEL: vssub_vi_nxv2i64_unmasked:
1626 ; CHECK:       # %bb.0:
1627 ; CHECK-NEXT:    li a1, -1
1628 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
1629 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1630 ; CHECK-NEXT:    ret
1631   %v = call <vscale x 2 x i64> @llvm.vp.ssub.sat.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i64> splat (i64 -1), <vscale x 2 x i1> splat (i1 true), i32 %evl)
1632   ret <vscale x 2 x i64> %v
1633 }
1634
1635 declare <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64>, <vscale x 4 x i64>, <vscale x 4 x i1>, i32)
1636
1637 define <vscale x 4 x i64> @vssub_vv_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1638 ; CHECK-LABEL: vssub_vv_nxv4i64:
1639 ; CHECK:       # %bb.0:
1640 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1641 ; CHECK-NEXT:    vssub.vv v8, v8, v12, v0.t
1642 ; CHECK-NEXT:    ret
1643   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> %m, i32 %evl)
1644   ret <vscale x 4 x i64> %v
1645 }
1646
1647 define <vscale x 4 x i64> @vssub_vv_nxv4i64_unmasked(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, i32 zeroext %evl) {
1648 ; CHECK-LABEL: vssub_vv_nxv4i64_unmasked:
1649 ; CHECK:       # %bb.0:
1650 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1651 ; CHECK-NEXT:    vssub.vv v8, v8, v12
1652 ; CHECK-NEXT:    ret
1653   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %b, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1654   ret <vscale x 4 x i64> %v
1655 }
1656
1657 define <vscale x 4 x i64> @vssub_vx_nxv4i64(<vscale x 4 x i64> %va, i64 %b, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1658 ; RV32-LABEL: vssub_vx_nxv4i64:
1659 ; RV32:       # %bb.0:
1660 ; RV32-NEXT:    addi sp, sp, -16
1661 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1662 ; RV32-NEXT:    sw a1, 12(sp)
1663 ; RV32-NEXT:    sw a0, 8(sp)
1664 ; RV32-NEXT:    addi a0, sp, 8
1665 ; RV32-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
1666 ; RV32-NEXT:    vlse64.v v12, (a0), zero
1667 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
1668 ; RV32-NEXT:    vssub.vv v8, v8, v12, v0.t
1669 ; RV32-NEXT:    addi sp, sp, 16
1670 ; RV32-NEXT:    ret
1671 ;
1672 ; RV64-LABEL: vssub_vx_nxv4i64:
1673 ; RV64:       # %bb.0:
1674 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
1675 ; RV64-NEXT:    vssub.vx v8, v8, a0, v0.t
1676 ; RV64-NEXT:    ret
1677   %elt.head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
1678   %vb = shufflevector <vscale x 4 x i64> %elt.head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1679   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb, <vscale x 4 x i1> %m, i32 %evl)
1680   ret <vscale x 4 x i64> %v
1681 }
1682
1683 define <vscale x 4 x i64> @vssub_vx_nxv4i64_unmasked(<vscale x 4 x i64> %va, i64 %b, i32 zeroext %evl) {
1684 ; RV32-LABEL: vssub_vx_nxv4i64_unmasked:
1685 ; RV32:       # %bb.0:
1686 ; RV32-NEXT:    addi sp, sp, -16
1687 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1688 ; RV32-NEXT:    sw a1, 12(sp)
1689 ; RV32-NEXT:    sw a0, 8(sp)
1690 ; RV32-NEXT:    addi a0, sp, 8
1691 ; RV32-NEXT:    vsetvli a1, zero, e64, m4, ta, ma
1692 ; RV32-NEXT:    vlse64.v v12, (a0), zero
1693 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
1694 ; RV32-NEXT:    vssub.vv v8, v8, v12
1695 ; RV32-NEXT:    addi sp, sp, 16
1696 ; RV32-NEXT:    ret
1697 ;
1698 ; RV64-LABEL: vssub_vx_nxv4i64_unmasked:
1699 ; RV64:       # %bb.0:
1700 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
1701 ; RV64-NEXT:    vssub.vx v8, v8, a0
1702 ; RV64-NEXT:    ret
1703   %elt.head = insertelement <vscale x 4 x i64> poison, i64 %b, i32 0
1704   %vb = shufflevector <vscale x 4 x i64> %elt.head, <vscale x 4 x i64> poison, <vscale x 4 x i32> zeroinitializer
1705   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> %vb, <vscale x 4 x i1> splat (i1 true), i32 %evl)
1706   ret <vscale x 4 x i64> %v
1707 }
1708
1709 define <vscale x 4 x i64> @vssub_vi_nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i1> %m, i32 zeroext %evl) {
1710 ; CHECK-LABEL: vssub_vi_nxv4i64:
1711 ; CHECK:       # %bb.0:
1712 ; CHECK-NEXT:    li a1, -1
1713 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1714 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1715 ; CHECK-NEXT:    ret
1716   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> splat (i64 -1), <vscale x 4 x i1> %m, i32 %evl)
1717   ret <vscale x 4 x i64> %v
1718 }
1719
1720 define <vscale x 4 x i64> @vssub_vi_nxv4i64_unmasked(<vscale x 4 x i64> %va, i32 zeroext %evl) {
1721 ; CHECK-LABEL: vssub_vi_nxv4i64_unmasked:
1722 ; CHECK:       # %bb.0:
1723 ; CHECK-NEXT:    li a1, -1
1724 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
1725 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1726 ; CHECK-NEXT:    ret
1727   %v = call <vscale x 4 x i64> @llvm.vp.ssub.sat.nxv4i64(<vscale x 4 x i64> %va, <vscale x 4 x i64> splat (i64 -1), <vscale x 4 x i1> splat (i1 true), i32 %evl)
1728   ret <vscale x 4 x i64> %v
1729 }
1730
1731 declare <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64>, <vscale x 8 x i64>, <vscale x 8 x i1>, i32)
1732
1733 define <vscale x 8 x i64> @vssub_vv_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1734 ; CHECK-LABEL: vssub_vv_nxv8i64:
1735 ; CHECK:       # %bb.0:
1736 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1737 ; CHECK-NEXT:    vssub.vv v8, v8, v16, v0.t
1738 ; CHECK-NEXT:    ret
1739   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> %m, i32 %evl)
1740   ret <vscale x 8 x i64> %v
1741 }
1742
1743 define <vscale x 8 x i64> @vssub_vv_nxv8i64_unmasked(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, i32 zeroext %evl) {
1744 ; CHECK-LABEL: vssub_vv_nxv8i64_unmasked:
1745 ; CHECK:       # %bb.0:
1746 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1747 ; CHECK-NEXT:    vssub.vv v8, v8, v16
1748 ; CHECK-NEXT:    ret
1749   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %b, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1750   ret <vscale x 8 x i64> %v
1751 }
1752
1753 define <vscale x 8 x i64> @vssub_vx_nxv8i64(<vscale x 8 x i64> %va, i64 %b, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1754 ; RV32-LABEL: vssub_vx_nxv8i64:
1755 ; RV32:       # %bb.0:
1756 ; RV32-NEXT:    addi sp, sp, -16
1757 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1758 ; RV32-NEXT:    sw a1, 12(sp)
1759 ; RV32-NEXT:    sw a0, 8(sp)
1760 ; RV32-NEXT:    addi a0, sp, 8
1761 ; RV32-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1762 ; RV32-NEXT:    vlse64.v v16, (a0), zero
1763 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
1764 ; RV32-NEXT:    vssub.vv v8, v8, v16, v0.t
1765 ; RV32-NEXT:    addi sp, sp, 16
1766 ; RV32-NEXT:    ret
1767 ;
1768 ; RV64-LABEL: vssub_vx_nxv8i64:
1769 ; RV64:       # %bb.0:
1770 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1771 ; RV64-NEXT:    vssub.vx v8, v8, a0, v0.t
1772 ; RV64-NEXT:    ret
1773   %elt.head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
1774   %vb = shufflevector <vscale x 8 x i64> %elt.head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1775   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb, <vscale x 8 x i1> %m, i32 %evl)
1776   ret <vscale x 8 x i64> %v
1777 }
1778
1779 define <vscale x 8 x i64> @vssub_vx_nxv8i64_unmasked(<vscale x 8 x i64> %va, i64 %b, i32 zeroext %evl) {
1780 ; RV32-LABEL: vssub_vx_nxv8i64_unmasked:
1781 ; RV32:       # %bb.0:
1782 ; RV32-NEXT:    addi sp, sp, -16
1783 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1784 ; RV32-NEXT:    sw a1, 12(sp)
1785 ; RV32-NEXT:    sw a0, 8(sp)
1786 ; RV32-NEXT:    addi a0, sp, 8
1787 ; RV32-NEXT:    vsetvli a1, zero, e64, m8, ta, ma
1788 ; RV32-NEXT:    vlse64.v v16, (a0), zero
1789 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
1790 ; RV32-NEXT:    vssub.vv v8, v8, v16
1791 ; RV32-NEXT:    addi sp, sp, 16
1792 ; RV32-NEXT:    ret
1793 ;
1794 ; RV64-LABEL: vssub_vx_nxv8i64_unmasked:
1795 ; RV64:       # %bb.0:
1796 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1797 ; RV64-NEXT:    vssub.vx v8, v8, a0
1798 ; RV64-NEXT:    ret
1799   %elt.head = insertelement <vscale x 8 x i64> poison, i64 %b, i32 0
1800   %vb = shufflevector <vscale x 8 x i64> %elt.head, <vscale x 8 x i64> poison, <vscale x 8 x i32> zeroinitializer
1801   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> %vb, <vscale x 8 x i1> splat (i1 true), i32 %evl)
1802   ret <vscale x 8 x i64> %v
1803 }
1804
1805 define <vscale x 8 x i64> @vssub_vi_nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i1> %m, i32 zeroext %evl) {
1806 ; CHECK-LABEL: vssub_vi_nxv8i64:
1807 ; CHECK:       # %bb.0:
1808 ; CHECK-NEXT:    li a1, -1
1809 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1810 ; CHECK-NEXT:    vssub.vx v8, v8, a1, v0.t
1811 ; CHECK-NEXT:    ret
1812   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> splat (i64 -1), <vscale x 8 x i1> %m, i32 %evl)
1813   ret <vscale x 8 x i64> %v
1814 }
1815
1816 define <vscale x 8 x i64> @vssub_vi_nxv8i64_unmasked(<vscale x 8 x i64> %va, i32 zeroext %evl) {
1817 ; CHECK-LABEL: vssub_vi_nxv8i64_unmasked:
1818 ; CHECK:       # %bb.0:
1819 ; CHECK-NEXT:    li a1, -1
1820 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1821 ; CHECK-NEXT:    vssub.vx v8, v8, a1
1822 ; CHECK-NEXT:    ret
1823   %v = call <vscale x 8 x i64> @llvm.vp.ssub.sat.nxv8i64(<vscale x 8 x i64> %va, <vscale x 8 x i64> splat (i64 -1), <vscale x 8 x i1> splat (i1 true), i32 %evl)
1824   ret <vscale x 8 x i64> %v
1825 }