llvm/test/CodeGen/RISCV/zcmp-additional-stack.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 4
   2 ; RUN: llc -mtriple=riscv32 -mattr=+zcmp,+e -target-abi ilp32e -verify-machineinstrs < %s | FileCheck %s --check-prefix=RV32
   3 define ptr @func(ptr %s, i32 %_c, ptr %incdec.ptr, i1 %0, i8 %conv14) #0 {
   4 ; RV32-LABEL: func:
   5 ; RV32:       # %bb.0: # %entry
   6 ; RV32-NEXT:    cm.push {ra, s0-s1}, -16
   7 ; RV32-NEXT:    addi sp, sp, -8
   8 ; RV32-NEXT:    .cfi_def_cfa_offset 24
   9 ; RV32-NEXT:    .cfi_offset ra, -12
  10 ; RV32-NEXT:    .cfi_offset s0, -8
  11 ; RV32-NEXT:    .cfi_offset s1, -4
  12 ; RV32-NEXT:    sw a4, 4(sp) # 4-byte Folded Spill
  13 ; RV32-NEXT:    sw a2, 0(sp) # 4-byte Folded Spill
  14 ; RV32-NEXT:    mv a2, a1
  15 ; RV32-NEXT:    mv s1, a0
  16 ; RV32-NEXT:    li a0, 1
  17 ; RV32-NEXT:    andi a3, a3, 1
  18 ; RV32-NEXT:  .LBB0_1: # %while.body
  19 ; RV32-NEXT:    # =>This Inner Loop Header: Depth=1
  20 ; RV32-NEXT:    mv s0, a0
  21 ; RV32-NEXT:    li a0, 0
  22 ; RV32-NEXT:    bnez a3, .LBB0_1
  23 ; RV32-NEXT:  # %bb.2: # %while.end
  24 ; RV32-NEXT:    lui a0, 4112
  25 ; RV32-NEXT:    addi a1, a0, 257
  26 ; RV32-NEXT:    mv a0, a2
  27 ; RV32-NEXT:    call __mulsi3
  28 ; RV32-NEXT:    sw a0, 0(zero)
  29 ; RV32-NEXT:    andi s0, s0, 1
  30 ; RV32-NEXT:    lw a0, 0(sp) # 4-byte Folded Reload
  31 ; RV32-NEXT:    add s0, s0, a0
  32 ; RV32-NEXT:    lw a0, 4(sp) # 4-byte Folded Reload
  33 ; RV32-NEXT:    sb a0, 0(s0)
  34 ; RV32-NEXT:    mv a0, s1
  35 ; RV32-NEXT:    addi sp, sp, 8
  36 ; RV32-NEXT:    cm.popret {ra, s0-s1}, 16
  37 entry:
  38   br label %while.body
  39
  40 while.body:                                       ; preds = %while.body, %entry
  41   %n.addr.042 = phi i32 [ 1, %entry ], [ 0, %while.body ]
  42   br i1 %0, label %while.body, label %while.end
  43
  44 while.end:                                        ; preds = %while.body
  45   %or5 = mul i32 %_c, 16843009
  46   store i32 %or5, ptr null, align 4
  47   %1 = and i32 %n.addr.042, 1
  48   %scevgep = getelementptr i8, ptr %incdec.ptr, i32 %1
  49   store i8 %conv14, ptr %scevgep, align 1
  50   ret ptr %s
  51 }