llvm/test/CodeGen/SPARC/64cond.ll

   1 ; RUN: llc < %s -mtriple=sparc64-pc-openbsd -disable-sparc-leaf-proc | FileCheck %s
   2 ; Testing 64-bit conditionals. The sparc64 triple is an alias for sparcv9.
   3
   4 ; CHECK: cmpri
   5 ; CHECK: cmp %i1, 1
   6 ; CHECK: be %xcc,
   7 define void @cmpri(ptr %p, i64 %x) {
   8 entry:
   9   %tobool = icmp eq i64 %x, 1
  10   br i1 %tobool, label %if.end, label %if.then
  11
  12 if.then:
  13   store i64 %x, ptr %p, align 8
  14   br label %if.end
  15
  16 if.end:
  17   ret void
  18 }
  19
  20 ; CHECK: cmprr
  21 ; CHECK: cmp %i1, %i2
  22 ; CHECK: bgu %xcc,
  23 define void @cmprr(ptr %p, i64 %x, i64 %y) {
  24 entry:
  25   %tobool = icmp ugt i64 %x, %y
  26   br i1 %tobool, label %if.end, label %if.then
  27
  28 if.then:
  29   store i64 %x, ptr %p, align 8
  30   br label %if.end
  31
  32 if.end:
  33   ret void
  34 }
  35
  36 ; CHECK: selecti32_xcc
  37 ; CHECK: cmp %i0, %i1
  38 ; CHECK: movg %xcc, %i2, %i3
  39 ; CHECK: restore %g0, %i3, %o0
  40 define i32 @selecti32_xcc(i64 %x, i64 %y, i32 %a, i32 %b) {
  41 entry:
  42   %tobool = icmp sgt i64 %x, %y
  43   %rv = select i1 %tobool, i32 %a, i32 %b
  44   ret i32 %rv
  45 }
  46
  47 ; CHECK: selecti64_xcc
  48 ; CHECK: cmp %i0, %i1
  49 ; CHECK: movg %xcc, %i2, %i3
  50 ; CHECK: restore %g0, %i3, %o0
  51 define i64 @selecti64_xcc(i64 %x, i64 %y, i64 %a, i64 %b) {
  52 entry:
  53   %tobool = icmp sgt i64 %x, %y
  54   %rv = select i1 %tobool, i64 %a, i64 %b
  55   ret i64 %rv
  56 }
  57
  58 ; CHECK: selecti64_icc
  59 ; CHECK: cmp %i0, %i1
  60 ; CHECK: movg %icc, %i2, %i3
  61 ; CHECK: restore %g0, %i3, %o0
  62 define i64 @selecti64_icc(i32 %x, i32 %y, i64 %a, i64 %b) {
  63 entry:
  64   %tobool = icmp sgt i32 %x, %y
  65   %rv = select i1 %tobool, i64 %a, i64 %b
  66   ret i64 %rv
  67 }
  68
  69 ; CHECK: selecti64_fcc
  70 ; CHECK: mov %i3, %i0
  71 ; CHECK: fcmps %fcc0, %f1, %f3
  72 ; CHECK: movul %fcc0, %i2, %i0
  73 ; CHECK: restore
  74 define i64 @selecti64_fcc(float %x, float %y, i64 %a, i64 %b) {
  75 entry:
  76   %tobool = fcmp ult float %x, %y
  77   %rv = select i1 %tobool, i64 %a, i64 %b
  78   ret i64 %rv
  79 }
  80
  81 ; CHECK: selectf32_xcc
  82 ; CHECK: fmovs %f7, %f0
  83 ; CHECK: cmp %i0, %i1
  84 ; CHECK: fmovsg %xcc, %f5, %f0
  85 define float @selectf32_xcc(i64 %x, i64 %y, float %a, float %b) {
  86 entry:
  87   %tobool = icmp sgt i64 %x, %y
  88   %rv = select i1 %tobool, float %a, float %b
  89   ret float %rv
  90 }
  91
  92 ; CHECK: selectf64_xcc
  93 ; CHECK: fmovd %f6, %f0
  94 ; CHECK: cmp %i0, %i1
  95 ; CHECK: fmovdg %xcc, %f4, %f0
  96 define double @selectf64_xcc(i64 %x, i64 %y, double %a, double %b) {
  97 entry:
  98   %tobool = icmp sgt i64 %x, %y
  99   %rv = select i1 %tobool, double %a, double %b
 100   ret double %rv
 101 }
 102
 103 ; The MOVXCC instruction can't use %g0 for its tied operand.
 104 ; CHECK: select_consti64_xcc
 105 ; CHECK: cmp
 106 ; CHECK: movg %xcc, 123, %i{{[0-2]}}
 107 define i64 @select_consti64_xcc(i64 %x, i64 %y) {
 108 entry:
 109   %tobool = icmp sgt i64 %x, %y
 110   %rv = select i1 %tobool, i64 123, i64 0
 111   ret i64 %rv
 112 }
 113
 114 ; CHECK-LABEL: setcc_resultty
 115 ; CHECK-DAG:       mov %g0, %o0
 116 ; CHECK-DAG:       mov %i0, %o1
 117 ; CHECK-DAG:       mov %g0, %o2
 118 ; CHECK-DAG:       mov 32, %o3
 119 ; CHECK-DAG:       call __multi3
 120 ; CHECK:       movrnz %o0, 1, [[R:%[gilo][0-7]]]
 121 ; CHECK:       or [[R]], %i1, %i0
 122
 123 define i1 @setcc_resultty(i64 %a, i1 %b) {
 124   %a0 = tail call { i64, i1 } @llvm.umul.with.overflow.i64(i64 %a, i64 32)
 125   %a1 = extractvalue { i64, i1 } %a0, 1
 126   %a4 = or i1 %a1, %b
 127   ret i1 %a4
 128 }
 129
 130 declare { i64, i1 } @llvm.umul.with.overflow.i64(i64, i64)