llvm/test/CodeGen/Thumb2/pipeliner-preserve-ties.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=thumbv7-none-eabi -mcpu=cortex-m7 -O3 -run-pass=tbaa,pipeliner %s -o - | FileCheck %s
   3
   4 --- |
   5   ; ModuleID = 'test.ll'
   6   source_filename = "test.ll"
   7   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   8   target triple = "thumbv7m-none-unknown-eabi"
   9
  10   %struct.bar = type { i16, i16, i16, i16, i16, i16, i16, i16 }
  11
  12   @bar = external local_unnamed_addr global [0 x %struct.bar], align 2
  13
  14   define i32 @foo() local_unnamed_addr #0 {
  15   entry:
  16     br label %do.body
  17
  18   do.body:                                          ; preds = %do.body, %entry
  19     %lsr.iv = phi ptr [ %uglygep, %do.body ], [ getelementptr (i8, ptr @bar, i32 -16), %entry ]
  20     %count.0 = phi i32 [ 0, %entry ], [ %count.4, %do.body ]
  21     %uglygep1 = getelementptr i8, ptr %lsr.iv, i32 16
  22     %0 = load i16, ptr %uglygep1, align 2, !tbaa !0
  23     %conv = sext i16 %0 to i32
  24     %uglygep2 = getelementptr i8, ptr %uglygep1, i32 2
  25     %1 = load i16, ptr %uglygep2, align 2, !tbaa !5
  26     %conv2 = sext i16 %1 to i32
  27     %conv.frozen = freeze i32 %conv
  28     %conv2.frozen = freeze i32 %conv2
  29     %div = sdiv i32 %conv.frozen, %conv2.frozen
  30     %conv3 = trunc i32 %div to i16
  31     %2 = zext i16 %conv3 to i32
  32     %uglygep3 = getelementptr i8, ptr %uglygep1, i32 12
  33     %3 = trunc i32 %2 to i16
  34     store i16 %3, ptr %uglygep3, align 2, !tbaa !6
  35     %4 = mul i32 %div, %conv2.frozen
  36     %rem.decomposed = sub i32 %conv.frozen, %4
  37     %conv8 = trunc i32 %rem.decomposed to i16
  38     %5 = zext i16 %conv8 to i32
  39     %uglygep4 = getelementptr i8, ptr %uglygep1, i32 14
  40     %6 = trunc i32 %5 to i16
  41     store i16 %6, ptr %uglygep4, align 2, !tbaa !7
  42     %uglygep5 = getelementptr i8, ptr %uglygep1, i32 4
  43     %7 = load i16, ptr %uglygep5, align 2, !tbaa !8
  44     %8 = zext i16 %7 to i32
  45     %cmp.not = icmp ne i32 %8, %2
  46     %inc = zext i1 %cmp.not to i32
  47     %spec.select = add nsw i32 %count.0, %inc
  48     %uglygep6 = getelementptr i8, ptr %uglygep1, i32 6
  49     %9 = load i16, ptr %uglygep6, align 2, !tbaa !9
  50     %10 = zext i16 %9 to i32
  51     %cmp16.not = icmp ne i32 %10, %5
  52     %inc19 = zext i1 %cmp16.not to i32
  53     %count.2 = add nsw i32 %spec.select, %inc19
  54     %uglygep7 = getelementptr i8, ptr %uglygep1, i32 8
  55     %11 = load i16, ptr %uglygep7, align 2, !tbaa !10
  56     %12 = zext i16 %11 to i32
  57     %cmp24.not = icmp ne i32 %12, %2
  58     %inc27 = zext i1 %cmp24.not to i32
  59     %count.3 = add nsw i32 %count.2, %inc27
  60     %uglygep8 = getelementptr i8, ptr %uglygep1, i32 10
  61     %13 = load i16, ptr %uglygep8, align 2, !tbaa !11
  62     %14 = zext i16 %13 to i32
  63     %cmp32.not = icmp ne i32 %14, %5
  64     %inc35 = zext i1 %cmp32.not to i32
  65     %count.4 = add nsw i32 %count.3, %inc35
  66     %uglygep9 = getelementptr i8, ptr %uglygep1, i32 18
  67     %15 = load i16, ptr %uglygep9, align 2, !tbaa !5
  68     %tobool.not = icmp eq i16 %15, 0
  69     %uglygep = getelementptr i8, ptr %lsr.iv, i32 16
  70     br i1 %tobool.not, label %do.end, label %do.body
  71
  72   do.end:                                           ; preds = %do.body
  73     ret i32 %count.4
  74   }
  75
  76   attributes #0 = { "target-cpu"="cortex-m7" }
  77
  78   !0 = !{!1, !2, i64 0}
  79   !1 = !{!"bar", !2, i64 0, !2, i64 2, !2, i64 4, !2, i64 6, !2, i64 8, !2, i64 10, !2, i64 12, !2, i64 14}
  80   !2 = !{!"short", !3, i64 0}
  81   !3 = !{!"omnipotent char", !4, i64 0}
  82   !4 = !{!"Simple C/C++ TBAA"}
  83   !5 = !{!1, !2, i64 2}
  84   !6 = !{!1, !2, i64 12}
  85   !7 = !{!1, !2, i64 14}
  86   !8 = !{!1, !2, i64 4}
  87   !9 = !{!1, !2, i64 6}
  88   !10 = !{!1, !2, i64 8}
  89   !11 = !{!1, !2, i64 10}
  90
  91 ...
  92 ---
  93 name:            foo
  94 alignment:       2
  95 exposesReturnsTwice: false
  96 legalized:       false
  97 regBankSelected: false
  98 selected:        false
  99 failedISel:      false
 100 tracksRegLiveness: true
 101 hasWinCFI:       false
 102 callsEHReturn:   false
 103 callsUnwindInit: false
 104 hasEHCatchret:   false
 105 hasEHScopes:     false
 106 hasEHFunclets:   false
 107 failsVerification: false
 108 tracksDebugUserValues: false
 109 registers:
 110   - { id: 0, class: gpr, preferred-register: '' }
 111   - { id: 1, class: rgpr, preferred-register: '' }
 112   - { id: 2, class: gpr, preferred-register: '' }
 113   - { id: 3, class: gpr, preferred-register: '' }
 114   - { id: 4, class: gpr, preferred-register: '' }
 115   - { id: 5, class: gpr, preferred-register: '' }
 116   - { id: 6, class: rgpr, preferred-register: '' }
 117   - { id: 7, class: rgpr, preferred-register: '' }
 118   - { id: 8, class: rgpr, preferred-register: '' }
 119   - { id: 9, class: rgpr, preferred-register: '' }
 120   - { id: 10, class: rgpr, preferred-register: '' }
 121   - { id: 11, class: rgpr, preferred-register: '' }
 122   - { id: 12, class: rgpr, preferred-register: '' }
 123   - { id: 13, class: rgpr, preferred-register: '' }
 124   - { id: 14, class: rgpr, preferred-register: '' }
 125   - { id: 15, class: rgpr, preferred-register: '' }
 126   - { id: 16, class: rgpr, preferred-register: '' }
 127   - { id: 17, class: gprnopc, preferred-register: '' }
 128   - { id: 18, class: rgpr, preferred-register: '' }
 129   - { id: 19, class: rgpr, preferred-register: '' }
 130   - { id: 20, class: gprnopc, preferred-register: '' }
 131   - { id: 21, class: rgpr, preferred-register: '' }
 132   - { id: 22, class: rgpr, preferred-register: '' }
 133   - { id: 23, class: gprnopc, preferred-register: '' }
 134   - { id: 24, class: rgpr, preferred-register: '' }
 135   - { id: 25, class: rgpr, preferred-register: '' }
 136   - { id: 26, class: gprnopc, preferred-register: '' }
 137   - { id: 27, class: rgpr, preferred-register: '' }
 138   - { id: 28, class: rgpr, preferred-register: '' }
 139   - { id: 29, class: gprnopc, preferred-register: '' }
 140 liveins:         []
 141 frameInfo:
 142   isFrameAddressTaken: false
 143   isReturnAddressTaken: false
 144   hasStackMap:     false
 145   hasPatchPoint:   false
 146   stackSize:       0
 147   offsetAdjustment: 0
 148   maxAlignment:    1
 149   adjustsStack:    false
 150   hasCalls:        false
 151   stackProtector:  ''
 152   functionContext: ''
 153   maxCallFrameSize: 0
 154   cvBytesOfCalleeSavedRegisters: 0
 155   hasOpaqueSPAdjustment: false
 156   hasVAStart:      false
 157   hasMustTailInVarArgFunc: false
 158   hasTailCall:     false
 159   localFrameSize:  0
 160   savePoint:       ''
 161   restorePoint:    ''
 162 fixedStack:      []
 163 stack:           []
 164 callSites:       []
 165 debugValueSubstitutions: []
 166 constants:       []
 167 machineFunctionInfo: {}
 168 body:             |
 169   ; CHECK-LABEL: name: foo
 170   ; CHECK: bb.0.entry:
 171   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
 172   ; CHECK-NEXT: {{  $}}
 173   ; CHECK-NEXT:   [[t2MOVi32imm:%[0-9]+]]:rgpr = t2MOVi32imm @bar
 174   ; CHECK-NEXT:   [[t2SUBri:%[0-9]+]]:rgpr = t2SUBri [[t2MOVi32imm]], 16, 14 /* CC::al */, $noreg, $noreg
 175   ; CHECK-NEXT:   [[t2MOVi:%[0-9]+]]:rgpr = t2MOVi 0, 14 /* CC::al */, $noreg, $noreg
 176   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:rgpr = COPY [[t2MOVi]]
 177   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:gpr = COPY [[t2SUBri]]
 178   ; CHECK-NEXT: {{  $}}
 179   ; CHECK-NEXT: bb.3.do.body:
 180   ; CHECK-NEXT:   successors: %bb.4(0x80000000), %bb.5(0x00000000)
 181   ; CHECK-NEXT: {{  $}}
 182   ; CHECK-NEXT:   [[t2LDRSH_PRE:%[0-9]+]]:rgpr, [[t2LDRSH_PRE1:%[0-9]+]]:gpr = t2LDRSH_PRE [[COPY1]], 16, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep1, !tbaa !0)
 183   ; CHECK-NEXT:   [[t2LDRSHi12_:%[0-9]+]]:rgpr = t2LDRSHi12 [[t2LDRSH_PRE1]], 2, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep2, !tbaa !5)
 184   ; CHECK-NEXT:   [[t2SDIV:%[0-9]+]]:rgpr = t2SDIV [[t2LDRSH_PRE]], [[t2LDRSHi12_]], 14 /* CC::al */, $noreg
 185   ; CHECK-NEXT:   [[t2UXTH:%[0-9]+]]:rgpr = t2UXTH [[t2SDIV]], 0, 14 /* CC::al */, $noreg
 186   ; CHECK-NEXT:   [[t2MLS:%[0-9]+]]:rgpr = t2MLS [[t2SDIV]], [[t2LDRSHi12_]], [[t2LDRSH_PRE]], 14 /* CC::al */, $noreg
 187   ; CHECK-NEXT:   [[t2UXTH1:%[0-9]+]]:rgpr = t2UXTH [[t2MLS]], 0, 14 /* CC::al */, $noreg
 188   ; CHECK-NEXT:   t2STRHi12 [[t2MLS]], [[t2LDRSH_PRE1]], 14, 14 /* CC::al */, $noreg :: (store (s16) into %ir.uglygep4, !tbaa !7)
 189   ; CHECK-NEXT:   [[t2LDRHi12_:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE1]], 4, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep5, !tbaa !8)
 190   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_]], [[t2UXTH]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 191   ; CHECK-NEXT:   [[t2ADDri:%[0-9]+]]:rgpr = t2ADDri [[COPY]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[COPY]](tied-def 0)
 192   ; CHECK-NEXT:   [[t2LDRHi12_1:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE1]], 6, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep6, !tbaa !9)
 193   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_1]], [[t2UXTH1]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 194   ; CHECK-NEXT:   [[t2ADDri1:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri]](tied-def 0)
 195   ; CHECK-NEXT:   [[t2LDRHi12_2:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE1]], 8, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep7, !tbaa !10)
 196   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_2]], [[t2UXTH]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 197   ; CHECK-NEXT:   [[t2ADDri2:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri1]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri1]](tied-def 0)
 198   ; CHECK-NEXT:   [[t2LDRHi12_3:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE1]], 10, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep8, !tbaa !11)
 199   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_3]], [[t2UXTH1]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 200   ; CHECK-NEXT:   [[t2ADDri3:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri2]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri2]](tied-def 0)
 201   ; CHECK-NEXT:   [[COPY2:%[0-9]+]]:gpr = COPY [[t2ADDri3]]
 202   ; CHECK-NEXT:   [[t2LDRHi12_4:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE1]], 18, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep9, !tbaa !5)
 203   ; CHECK-NEXT:   t2CMPri [[t2LDRHi12_4]], 0, 14 /* CC::al */, $noreg, implicit-def $cpsr
 204   ; CHECK-NEXT:   t2Bcc %bb.5, 0 /* CC::eq */, $cpsr
 205   ; CHECK-NEXT:   t2B %bb.4, 14 /* CC::al */, $noreg
 206   ; CHECK-NEXT: {{  $}}
 207   ; CHECK-NEXT: bb.4.do.body:
 208   ; CHECK-NEXT:   successors: %bb.5(0x04000000), %bb.4(0x7c000000)
 209   ; CHECK-NEXT: {{  $}}
 210   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:gpr = PHI [[t2LDRSH_PRE1]], %bb.3, %48, %bb.4
 211   ; CHECK-NEXT:   [[PHI1:%[0-9]+]]:rgpr = PHI [[COPY2]], %bb.3, %63, %bb.4
 212   ; CHECK-NEXT:   [[PHI2:%[0-9]+]]:gpr = PHI [[t2LDRSH_PRE1]], %bb.3, %48, %bb.4
 213   ; CHECK-NEXT:   [[PHI3:%[0-9]+]]:rgpr = PHI [[t2SDIV]], %bb.3, %53, %bb.4
 214   ; CHECK-NEXT:   t2STRHi12 [[PHI3]], [[PHI2]], 12, 14 /* CC::al */, $noreg :: (store (s16) into %ir.uglygep3, !tbaa !6)
 215   ; CHECK-NEXT:   [[t2LDRSH_PRE2:%[0-9]+]]:rgpr, [[t2LDRSH_PRE3:%[0-9]+]]:gpr = t2LDRSH_PRE [[PHI]], 16, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep1, align 2, !tbaa !0)
 216   ; CHECK-NEXT:   [[t2LDRSHi12_1:%[0-9]+]]:rgpr = t2LDRSHi12 [[t2LDRSH_PRE3]], 2, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep2, align 2, !tbaa !5)
 217   ; CHECK-NEXT:   [[t2LDRHi12_5:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE3]], 18, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep9, align 2, !tbaa !5)
 218   ; CHECK-NEXT:   [[t2LDRHi12_6:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE3]], 8, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep7, align 2, !tbaa !10)
 219   ; CHECK-NEXT:   [[t2LDRHi12_7:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE3]], 10, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep8, align 2, !tbaa !11)
 220   ; CHECK-NEXT:   [[t2SDIV1:%[0-9]+]]:rgpr = t2SDIV [[t2LDRSH_PRE2]], [[t2LDRSHi12_1]], 14 /* CC::al */, $noreg
 221   ; CHECK-NEXT:   [[t2LDRHi12_8:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE3]], 4, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep5, align 2, !tbaa !8)
 222   ; CHECK-NEXT:   [[t2MLS1:%[0-9]+]]:rgpr = t2MLS [[t2SDIV1]], [[t2LDRSHi12_1]], [[t2LDRSH_PRE2]], 14 /* CC::al */, $noreg
 223   ; CHECK-NEXT:   [[t2UXTH2:%[0-9]+]]:rgpr = t2UXTH [[t2SDIV1]], 0, 14 /* CC::al */, $noreg
 224   ; CHECK-NEXT:   [[t2LDRHi12_9:%[0-9]+]]:gprnopc = t2LDRHi12 [[t2LDRSH_PRE3]], 6, 14 /* CC::al */, $noreg :: (load unknown-size from %ir.uglygep6, align 2, !tbaa !9)
 225   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_8]], [[t2UXTH2]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 226   ; CHECK-NEXT:   [[t2UXTH3:%[0-9]+]]:rgpr = t2UXTH [[t2MLS1]], 0, 14 /* CC::al */, $noreg
 227   ; CHECK-NEXT:   [[t2ADDri4:%[0-9]+]]:rgpr = t2ADDri [[PHI1]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[PHI1]](tied-def 0)
 228   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_9]], [[t2UXTH3]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 229   ; CHECK-NEXT:   [[t2ADDri5:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri4]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri4]](tied-def 0)
 230   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_6]], [[t2UXTH2]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 231   ; CHECK-NEXT:   [[t2ADDri6:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri5]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri5]](tied-def 0)
 232   ; CHECK-NEXT:   t2CMPrr [[t2LDRHi12_7]], [[t2UXTH3]], 14 /* CC::al */, $noreg, implicit-def $cpsr
 233   ; CHECK-NEXT:   [[t2ADDri7:%[0-9]+]]:rgpr = t2ADDri [[t2ADDri6]], 1, 1 /* CC::ne */, $cpsr, $noreg, implicit [[t2ADDri6]](tied-def 0)
 234   ; CHECK-NEXT:   t2CMPri [[t2LDRHi12_5]], 0, 14 /* CC::al */, $noreg, implicit-def $cpsr
 235   ; CHECK-NEXT:   [[COPY3:%[0-9]+]]:gpr = COPY [[t2ADDri7]]
 236   ; CHECK-NEXT:   t2STRHi12 [[t2MLS1]], [[t2LDRSH_PRE3]], 14, 14 /* CC::al */, $noreg :: (store unknown-size into %ir.uglygep4, align 2, !tbaa !7)
 237   ; CHECK-NEXT:   t2Bcc %bb.4, 1 /* CC::ne */, $cpsr
 238   ; CHECK-NEXT:   t2B %bb.5, 14 /* CC::al */, $noreg
 239   ; CHECK-NEXT: {{  $}}
 240   ; CHECK-NEXT: bb.5:
 241   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
 242   ; CHECK-NEXT: {{  $}}
 243   ; CHECK-NEXT:   [[PHI4:%[0-9]+]]:gpr = PHI [[t2LDRSH_PRE1]], %bb.3, [[t2LDRSH_PRE3]], %bb.4
 244   ; CHECK-NEXT:   [[PHI5:%[0-9]+]]:rgpr = PHI [[t2SDIV]], %bb.3, [[t2SDIV1]], %bb.4
 245   ; CHECK-NEXT:   [[PHI6:%[0-9]+]]:gpr = PHI [[COPY2]], %bb.3, [[COPY3]], %bb.4
 246   ; CHECK-NEXT:   t2STRHi12 [[PHI5]], [[PHI4]], 12, 14 /* CC::al */, $noreg :: (store unknown-size into %ir.uglygep3, align 2, !tbaa !6)
 247   ; CHECK-NEXT:   t2B %bb.2, 14 /* CC::al */, $noreg
 248   ; CHECK-NEXT: {{  $}}
 249   ; CHECK-NEXT: bb.2.do.end:
 250   ; CHECK-NEXT:   $r0 = COPY [[PHI6]]
 251   ; CHECK-NEXT:   tBX_RET 14 /* CC::al */, $noreg, implicit $r0
 252   bb.0.entry:
 253     successors: %bb.1(0x80000000)
 254
 255     %6:rgpr = t2MOVi32imm @bar
 256     %7:rgpr = t2SUBri killed %6, 16, 14 /* CC::al */, $noreg, $noreg
 257     %8:rgpr = t2MOVi 0, 14 /* CC::al */, $noreg, $noreg
 258     %5:gpr = COPY %8
 259     %4:gpr = COPY %7
 260
 261   bb.1.do.body:
 262     successors: %bb.2(0x04000000), %bb.1(0x7c000000)
 263
 264     %0:gpr = PHI %4, %bb.0, %3, %bb.1
 265     %1:rgpr = PHI %5, %bb.0, %2, %bb.1
 266     %9:rgpr, %3:gpr = t2LDRSH_PRE %0, 16, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep1, !tbaa !0)
 267     %10:rgpr = t2LDRSHi12 %3, 2, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep2, !tbaa !5)
 268     %13:rgpr = t2SDIV %9, %10, 14 /* CC::al */, $noreg
 269     %14:rgpr = t2UXTH %13, 0, 14 /* CC::al */, $noreg
 270     t2STRHi12 %13, %3, 12, 14 /* CC::al */, $noreg :: (store (s16) into %ir.uglygep3, !tbaa !6)
 271     %15:rgpr = t2MLS %13, %10, %9, 14 /* CC::al */, $noreg
 272     %16:rgpr = t2UXTH %15, 0, 14 /* CC::al */, $noreg
 273     t2STRHi12 %15, %3, 14, 14 /* CC::al */, $noreg :: (store (s16) into %ir.uglygep4, !tbaa !7)
 274     %17:gprnopc = t2LDRHi12 %3, 4, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep5, !tbaa !8)
 275     t2CMPrr killed %17, %14, 14 /* CC::al */, $noreg, implicit-def $cpsr
 276     %19:rgpr = t2ADDri %1, 1, 1 /* CC::ne */, $cpsr, $noreg, implicit %1(tied-def 0)
 277     %20:gprnopc = t2LDRHi12 %3, 6, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep6, !tbaa !9)
 278     t2CMPrr killed %20, %16, 14 /* CC::al */, $noreg, implicit-def $cpsr
 279     %22:rgpr = t2ADDri %19, 1, 1 /* CC::ne */, $cpsr, $noreg, implicit %19(tied-def 0)
 280     %23:gprnopc = t2LDRHi12 %3, 8, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep7, !tbaa !10)
 281     t2CMPrr killed %23, %14, 14 /* CC::al */, $noreg, implicit-def $cpsr
 282     %25:rgpr = t2ADDri %22, 1, 1 /* CC::ne */, $cpsr, $noreg, implicit %22(tied-def 0)
 283     %26:gprnopc = t2LDRHi12 %3, 10, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep8, !tbaa !11)
 284     t2CMPrr killed %26, %16, 14 /* CC::al */, $noreg, implicit-def $cpsr
 285     %28:rgpr = t2ADDri %25, 1, 1 /* CC::ne */, $cpsr, $noreg, implicit %25(tied-def 0)
 286     %2:gpr = COPY %28
 287     %29:gprnopc = t2LDRHi12 %3, 18, 14 /* CC::al */, $noreg :: (load (s16) from %ir.uglygep9, !tbaa !5)
 288     t2CMPri killed %29, 0, 14 /* CC::al */, $noreg, implicit-def $cpsr
 289     t2Bcc %bb.1, 1 /* CC::ne */, $cpsr
 290     t2B %bb.2, 14 /* CC::al */, $noreg
 291
 292   bb.2.do.end:
 293     $r0 = COPY %2
 294     tBX_RET 14 /* CC::al */, $noreg, implicit $r0
 295
 296 ...