llvm/test/CodeGen/Thumb2/thumb2-orr.ll

   1 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
   2
   3 define i32 @f1(i32 %a, i32 %b) {
   4 ; CHECK-LABEL: f1:
   5 ; CHECK: orrs r0, r1
   6     %tmp2 = or i32 %a, %b
   7     ret i32 %tmp2
   8 }
   9
  10 define i32 @f5(i32 %a, i32 %b) {
  11 ; CHECK-LABEL: f5:
  12 ; CHECK: orr.w r0, r0, r1, lsl #5
  13     %tmp = shl i32 %b, 5
  14     %tmp2 = or i32 %a, %tmp
  15     ret i32 %tmp2
  16 }
  17
  18 define i32 @f6(i32 %a, i32 %b) {
  19 ; CHECK-LABEL: f6:
  20 ; CHECK: orr.w r0, r0, r1, lsr #6
  21     %tmp = lshr i32 %b, 6
  22     %tmp2 = or i32 %a, %tmp
  23     ret i32 %tmp2
  24 }
  25
  26 define i32 @f7(i32 %a, i32 %b) {
  27 ; CHECK-LABEL: f7:
  28 ; CHECK: orr.w r0, r0, r1, asr #7
  29     %tmp = ashr i32 %b, 7
  30     %tmp2 = or i32 %a, %tmp
  31     ret i32 %tmp2
  32 }
  33
  34 define i32 @f8(i32 %a, i32 %b) {
  35 ; CHECK-LABEL: f8:
  36 ; CHECK: orr.w r0, r0, r0, ror #8
  37     %l8 = shl i32 %a, 24
  38     %r8 = lshr i32 %a, 8
  39     %tmp = or i32 %l8, %r8
  40     %tmp2 = or i32 %a, %tmp
  41     ret i32 %tmp2
  42 }