llvm/test/CodeGen/VE/Packed/vp_fmul.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -march=ve -mattr=+vpu | FileCheck %s
   3
   4 declare <512 x float> @llvm.vp.fmul.v512f32(<512 x float>, <512 x float>, <512 x i1>, i32)
   5
   6 define fastcc <512 x float> @test_vp_fmul_v512f32_vv(<512 x float> %i0, <512 x float> %i1, <512 x i1> %m, i32 %n) {
   7 ; CHECK-LABEL: test_vp_fmul_v512f32_vv:
   8 ; CHECK:       # %bb.0:
   9 ; CHECK-NEXT:    adds.w.sx %s0, 1, %s0
  10 ; CHECK-NEXT:    and %s0, %s0, (32)0
  11 ; CHECK-NEXT:    srl %s0, %s0, 1
  12 ; CHECK-NEXT:    lvl %s0
  13 ; CHECK-NEXT:    pvfmul %v0, %v0, %v1, %vm2
  14 ; CHECK-NEXT:    b.l.t (, %s10)
  15   %r0 = call <512 x float> @llvm.vp.fmul.v512f32(<512 x float> %i0, <512 x float> %i1, <512 x i1> %m, i32 %n)
  16   ret <512 x float> %r0
  17 }
  18
  19 define fastcc <512 x float> @test_vp_fmul_v512f32_rv(float %s0, <512 x float> %i1, <512 x i1> %m, i32 %n) {
  20 ; CHECK-LABEL: test_vp_fmul_v512f32_rv:
  21 ; CHECK:       # %bb.0:
  22 ; CHECK-NEXT:    and %s2, %s0, (32)1
  23 ; CHECK-NEXT:    srl %s0, %s0, 32
  24 ; CHECK-NEXT:    or %s0, %s0, %s2
  25 ; CHECK-NEXT:    adds.w.sx %s1, 1, %s1
  26 ; CHECK-NEXT:    and %s1, %s1, (32)0
  27 ; CHECK-NEXT:    srl %s1, %s1, 1
  28 ; CHECK-NEXT:    lvl %s1
  29 ; CHECK-NEXT:    pvfmul %v0, %s0, %v0, %vm2
  30 ; CHECK-NEXT:    b.l.t (, %s10)
  31   %xins = insertelement <512 x float> undef, float %s0, i32 0
  32   %i0 = shufflevector <512 x float> %xins, <512 x float> undef, <512 x i32> zeroinitializer
  33   %r0 = call <512 x float> @llvm.vp.fmul.v512f32(<512 x float> %i0, <512 x float> %i1, <512 x i1> %m, i32 %n)
  34   ret <512 x float> %r0
  35 }
  36
  37 define fastcc <512 x float> @test_vp_fmul_v512f32_vr(<512 x float> %i0, float %s1, <512 x i1> %m, i32 %n) {
  38 ; CHECK-LABEL: test_vp_fmul_v512f32_vr:
  39 ; CHECK:       # %bb.0:
  40 ; CHECK-NEXT:    and %s2, %s0, (32)1
  41 ; CHECK-NEXT:    srl %s0, %s0, 32
  42 ; CHECK-NEXT:    or %s0, %s0, %s2
  43 ; CHECK-NEXT:    adds.w.sx %s1, 1, %s1
  44 ; CHECK-NEXT:    and %s1, %s1, (32)0
  45 ; CHECK-NEXT:    srl %s1, %s1, 1
  46 ; CHECK-NEXT:    lvl %s1
  47 ; CHECK-NEXT:    pvfmul %v0, %s0, %v0, %vm2
  48 ; CHECK-NEXT:    b.l.t (, %s10)
  49   %yins = insertelement <512 x float> undef, float %s1, i32 0
  50   %i1 = shufflevector <512 x float> %yins, <512 x float> undef, <512 x i32> zeroinitializer
  51   %r0 = call <512 x float> @llvm.vp.fmul.v512f32(<512 x float> %i0, <512 x float> %i1, <512 x i1> %m, i32 %n)
  52   ret <512 x float> %r0
  53 }