llvm/test/CodeGen/VE/Vector/vec_store.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=ve-unknown-unknown -mattr=+vpu | FileCheck %s
   3
   4 declare void @llvm.masked.store.v256f64.p0(<256 x double>, ptr, i32 immarg, <256 x i1>)
   5
   6 define fastcc void @vec_mstore_v256f64(ptr %P, <256 x double> %V, <256 x i1> %M) {
   7 ; CHECK-LABEL: vec_mstore_v256f64:
   8 ; CHECK:       # %bb.0:
   9 ; CHECK-NEXT:    lea %s1, 256
  10 ; CHECK-NEXT:    lvl %s1
  11 ; CHECK-NEXT:    vst %v0, 8, %s0
  12 ; CHECK-NEXT:    b.l.t (, %s10)
  13   call void @llvm.masked.store.v256f64.p0(<256 x double> %V, ptr %P, i32 16, <256 x i1> %M)
  14   ret void
  15 }
  16
  17
  18 declare void @llvm.masked.store.v256f32.p0(<256 x float>, ptr, i32 immarg, <256 x i1>)
  19
  20 define fastcc void @vec_mstore_v256f32(ptr %P, <256 x float> %V, <256 x i1> %M) {
  21 ; CHECK-LABEL: vec_mstore_v256f32:
  22 ; CHECK:       # %bb.0:
  23 ; CHECK-NEXT:    lea %s1, 256
  24 ; CHECK-NEXT:    lvl %s1
  25 ; CHECK-NEXT:    vstu %v0, 4, %s0
  26 ; CHECK-NEXT:    b.l.t (, %s10)
  27   call void @llvm.masked.store.v256f32.p0(<256 x float> %V, ptr %P, i32 16, <256 x i1> %M)
  28   ret void
  29 }
  30
  31
  32 declare void @llvm.masked.store.v256i32.p0(<256 x i32>, ptr, i32 immarg, <256 x i1>)
  33
  34 define fastcc void @vec_mstore_v256i32(ptr %P, <256 x i32> %V, <256 x i1> %M) {
  35 ; CHECK-LABEL: vec_mstore_v256i32:
  36 ; CHECK:       # %bb.0:
  37 ; CHECK-NEXT:    lea %s1, 256
  38 ; CHECK-NEXT:    lvl %s1
  39 ; CHECK-NEXT:    vstl %v0, 4, %s0
  40 ; CHECK-NEXT:    b.l.t (, %s10)
  41   call void @llvm.masked.store.v256i32.p0(<256 x i32> %V, ptr %P, i32 16, <256 x i1> %M)
  42   ret void
  43 }