llvm/test/CodeGen/X86/2008-12-02-dagcombine-3.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s | FileCheck %s
   3
   4 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:32:64-f32:32:32-f64:32:64-v64:64:64-v128:128:128-a0:0:64-f80:128:128"
   5 target triple = "i386-apple-darwin9.5"
   6 ; this should be rearranged to have two +s and one -
   7 define i32 @test(ptr %a, ptr %L, ptr %P) nounwind {
   8 ; CHECK-LABEL: test:
   9 ; CHECK:       ## %bb.0: ## %entry
  10 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
  11 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  12 ; CHECK-NEXT:    addl {{[0-9]+}}(%esp), %ecx
  13 ; CHECK-NEXT:    subl %ecx, %eax
  14 ; CHECK-NEXT:    addl $-2, %eax
  15 ; CHECK-NEXT:    retl
  16 entry:
  17         %0 = ptrtoint ptr %P to i32
  18         %1 = sub i32 -2, %0
  19         %2 = ptrtoint ptr %L to i32
  20         %3 = ptrtoint ptr %a to i32
  21         %4 = sub i32 %2, %3             ; <i32> [#uses=1]
  22         %5 = add i32 %1, %4             ; <i32> [#uses=1]
  23         br label %return
  24
  25 return:         ; preds = %bb3
  26         ret i32 %5
  27 }