Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / CodeGen / X86 / pr35765.ll
blob81d1fbe9d642b04da52cec2cfa990027653c08f8
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=x86_64-unknown-linux-gnu %s -o - | FileCheck %s
4 @ll = dso_local local_unnamed_addr global i64 0, align 8
5 @x = dso_local local_unnamed_addr global i64 2651237805702985558, align 8
6 @s1 = dso_local local_unnamed_addr global { i8, i8 } { i8 123, i8 5 }, align 2
7 @s2 = dso_local local_unnamed_addr global { i8, i8 } { i8 -122, i8 3 }, align 2
9 define dso_local void @PR35765() {
10 ; CHECK-LABEL: PR35765:
11 ; CHECK:       # %bb.0: # %entry
12 ; CHECK-NEXT:    movzbl s1(%rip), %ecx
13 ; CHECK-NEXT:    addb $-118, %cl
14 ; CHECK-NEXT:    movl $4, %eax
15 ; CHECK-NEXT:    shll %cl, %eax
16 ; CHECK-NEXT:    movzwl x(%rip), %ecx
17 ; CHECK-NEXT:    movzwl s2(%rip), %edx
18 ; CHECK-NEXT:    notl %edx
19 ; CHECK-NEXT:    orl $63488, %edx # imm = 0xF800
20 ; CHECK-NEXT:    movzwl %dx, %edx
21 ; CHECK-NEXT:    orl %ecx, %edx
22 ; CHECK-NEXT:    xorl %eax, %edx
23 ; CHECK-NEXT:    movslq %edx, %rax
24 ; CHECK-NEXT:    movq %rax, ll(%rip)
25 ; CHECK-NEXT:    retq
26 entry:
27   %bf.load.i = load i16, ptr @s1, align 2
28   %bf.clear.i = and i16 %bf.load.i, 2047
29   %conv.i = zext i16 %bf.clear.i to i32
30   %sub.i = add nsw i32 %conv.i, -1398
31   %shl.i = shl i32 4, %sub.i
32   %0 = load i64, ptr @x, align 8
33   %bf.load1.i = load i16, ptr @s2, align 2
34   %bf.clear2.i = and i16 %bf.load1.i, 2047
35   %1 = xor i16 %bf.clear2.i, -1
36   %neg.i = zext i16 %1 to i64
37   %or.i = or i64 %0, %neg.i
38   %conv5.i = trunc i64 %or.i to i32
39   %conv6.i = and i32 %conv5.i, 65535
40   %xor.i = xor i32 %conv6.i, %shl.i
41   %conv7.i = sext i32 %xor.i to i64
42   store i64 %conv7.i, ptr @ll, align 8
43   ret void