llvm/test/MachineVerifier/test_g_assert_sext_register_bank_class.mir

   1 # REQUIRES: aarch64-registered-target
   2 # RUN: not --crash llc -verify-machineinstrs -mtriple aarch64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
   3
   4 name:            test
   5 legalized:       true
   6 regBankSelected: false
   7 body: |
   8   bb.0:
   9    liveins: $w0, $w1
  10    %bank:gpr(s32) = COPY $w0
  11    %class:gpr32(s32) = COPY $w1
  12
  13    ; CHECK: *** Bad machine code: G_ASSERT_SEXT cannot change register bank ***
  14    ; CHECK: instruction: %bank_mismatch:fpr(s32) = G_ASSERT_SEXT %bank:gpr, 16
  15    %bank_mismatch:fpr(s32) = G_ASSERT_SEXT %bank, 16
  16
  17    ; CHECK: *** Bad machine code: G_ASSERT_SEXT source and destination register classes must match ***
  18    ; CHECK: instruction: %class_mismatch_gpr:gpr32all(s32) = G_ASSERT_SEXT %class:gpr32, 16
  19    %class_mismatch_gpr:gpr32all(s32) = G_ASSERT_SEXT %class, 16
  20
  21    ; CHECK: *** Bad machine code: G_ASSERT_SEXT cannot change register bank ***
  22    ; CHECK: instruction: %class_mismatch_fpr:fpr32(s32) = G_ASSERT_SEXT %class:gpr32, 16
  23    %class_mismatch_fpr:fpr32(s32) = G_ASSERT_SEXT %class, 16
  24
  25    ; CHECK: *** Bad machine code: G_ASSERT_SEXT source and destination register classes must match ***
  26    ; CHECK: instruction: %dst_has_class_src_has_bank:gpr32all(s32) = G_ASSERT_SEXT %bank:gpr, 16
  27    %dst_has_class_src_has_bank:gpr32all(s32) = G_ASSERT_SEXT %bank, 16
  28
  29    ; CHECK: *** Bad machine code: Generic instruction cannot have physical register ***
  30    ; CHECK: instruction: %implicit_physreg:gpr(s32) = G_ASSERT_SEXT %class:gpr32, 16, implicit-def $w0
  31    %implicit_physreg:gpr(s32) = G_ASSERT_SEXT %class, 16, implicit-def $w0