Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / TableGen / empty-psets.td
blob8ea2e66e53d92148a073715816b625efc55774b6
1 // RUN: not llvm-tblgen -gen-register-info -I %p/../../include -I %p/Common %s 2>&1 | FileCheck %s
3 // Negative test to check empty Psets for a target.
5 include "llvm/Target/Target.td"
7 def R : Register<"r">;
9 def R_32 : RegisterClass<"MyTarget", [i32], 32, (add R)> {
10   let GeneratePressureSet = 0;
13 def MyTarget : Target;
15 // CHECK: error: RegUnitSets cannot be empty!