llvm/test/Transforms/LoopStrengthReduce/ARM/illegal-addr-modes.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: opt < %s -loop-reduce -S | FileCheck %s
   3
   4 target datalayout = "e-m:e-p:32:32-i64:64-v128:64:128-a:0:32-n32-S64"
   5 target triple = "thumbv6m-arm-none-eabi"
   6
   7 ; These are regression tests for
   8 ;  https://bugs.llvm.org/show_bug.cgi?id=34106
   9 ;    "ARMTargetLowering::isLegalAddressingMode can accept incorrect
  10 ;    addressing modes for Thumb1 target"
  11 ;  https://reviews.llvm.org/D34583
  12 ;    "[LSR] Narrow search space by filtering non-optimal formulae with the
  13 ;    same ScaledReg and Scale."
  14 ;
  15 ; Due to a bug in ARMTargetLowering::isLegalAddressingMode LSR got
  16 ; 4*reg({0,+,-1}) and -4*reg({0,+,-1}) had the same cost for the Thumb1 target.
  17 ; Another issue was that LSR got that -1*reg was free for the Thumb1 target.
  18
  19 ; Test case 01: -1*reg is not free for the Thumb1 target.
  20 define ptr @negativeOneCase(ptr returned %a, ptr nocapture readonly %b, i32 %n) nounwind {
  21 ; CHECK-LABEL: define ptr @negativeOneCase
  22 ; CHECK-SAME: (ptr returned [[A:%.*]], ptr nocapture readonly [[B:%.*]], i32 [[N:%.*]]) #[[ATTR0:[0-9]+]] {
  23 ; CHECK-NEXT:  entry:
  24 ; CHECK-NEXT:    [[ADD_PTR:%.*]] = getelementptr inbounds i8, ptr [[A]], i32 -1
  25 ; CHECK-NEXT:    br label [[WHILE_COND:%.*]]
  26 ; CHECK:       while.cond:
  27 ; CHECK-NEXT:    [[P_0:%.*]] = phi ptr [ [[ADD_PTR]], [[ENTRY:%.*]] ], [ [[INCDEC_PTR:%.*]], [[WHILE_COND]] ]
  28 ; CHECK-NEXT:    [[INCDEC_PTR]] = getelementptr inbounds i8, ptr [[P_0]], i32 1
  29 ; CHECK-NEXT:    [[TMP0:%.*]] = load i8, ptr [[INCDEC_PTR]], align 1
  30 ; CHECK-NEXT:    [[CMP:%.*]] = icmp eq i8 [[TMP0]], 0
  31 ; CHECK-NEXT:    br i1 [[CMP]], label [[WHILE_COND2_PREHEADER:%.*]], label [[WHILE_COND]]
  32 ; CHECK:       while.cond2.preheader:
  33 ; CHECK-NEXT:    br label [[WHILE_COND2:%.*]]
  34 ; CHECK:       while.cond2:
  35 ; CHECK-NEXT:    [[LSR_IV:%.*]] = phi i32 [ [[LSR_IV_NEXT:%.*]], [[WHILE_BODY5:%.*]] ], [ 0, [[WHILE_COND2_PREHEADER]] ]
  36 ; CHECK-NEXT:    [[SCEVGEP1:%.*]] = getelementptr i8, ptr [[B]], i32 [[LSR_IV]]
  37 ; CHECK-NEXT:    [[SCEVGEP2:%.*]] = getelementptr i8, ptr [[INCDEC_PTR]], i32 [[LSR_IV]]
  38 ; CHECK-NEXT:    [[CMP3:%.*]] = icmp eq i32 [[N]], [[LSR_IV]]
  39 ; CHECK-NEXT:    br i1 [[CMP3]], label [[WHILE_END8:%.*]], label [[WHILE_BODY5]]
  40 ; CHECK:       while.body5:
  41 ; CHECK-NEXT:    [[TMP1:%.*]] = load i8, ptr [[SCEVGEP1]], align 1
  42 ; CHECK-NEXT:    store i8 [[TMP1]], ptr [[SCEVGEP2]], align 1
  43 ; CHECK-NEXT:    [[LSR_IV_NEXT]] = add i32 [[LSR_IV]], 1
  44 ; CHECK-NEXT:    br label [[WHILE_COND2]]
  45 ; CHECK:       while.end8:
  46 ; CHECK-NEXT:    [[SCEVGEP:%.*]] = getelementptr i8, ptr [[INCDEC_PTR]], i32 [[N]]
  47 ; CHECK-NEXT:    store i8 0, ptr [[SCEVGEP]], align 1
  48 ; CHECK-NEXT:    ret ptr [[A]]
  49 ;
  50 entry:
  51   %add.ptr = getelementptr inbounds i8, ptr %a, i32 -1
  52   br label %while.cond
  53
  54 while.cond:                                       ; preds = %while.cond, %entry
  55   %p.0 = phi ptr [ %add.ptr, %entry ], [ %incdec.ptr, %while.cond ]
  56   %incdec.ptr = getelementptr inbounds i8, ptr %p.0, i32 1
  57   %0 = load i8, ptr %incdec.ptr, align 1
  58   %cmp = icmp eq i8 %0, 0
  59   br i1 %cmp, label %while.cond2.preheader, label %while.cond
  60
  61 while.cond2.preheader:                            ; preds = %while.cond
  62   br label %while.cond2
  63
  64 while.cond2:                                      ; preds = %while.cond2.preheader, %while.body5
  65   %b.addr.0 = phi ptr [ %incdec.ptr6, %while.body5 ], [ %b, %while.cond2.preheader ]
  66   %n.addr.0 = phi i32 [ %dec, %while.body5 ], [ %n, %while.cond2.preheader ]
  67   %p.1 = phi ptr [ %incdec.ptr7, %while.body5 ], [ %incdec.ptr, %while.cond2.preheader ]
  68   %cmp3 = icmp eq i32 %n.addr.0, 0
  69   br i1 %cmp3, label %while.end8, label %while.body5
  70
  71 while.body5:                                      ; preds = %while.cond2
  72   %dec = add i32 %n.addr.0, -1
  73   %incdec.ptr6 = getelementptr inbounds i8, ptr %b.addr.0, i32 1
  74   %1 = load i8, ptr %b.addr.0, align 1
  75   %incdec.ptr7 = getelementptr inbounds i8, ptr %p.1, i32 1
  76   store i8 %1, ptr %p.1, align 1
  77   br label %while.cond2
  78
  79 while.end8:                                       ; preds = %while.cond2
  80   %scevgep = getelementptr i8, ptr %incdec.ptr, i32 %n
  81   store i8 0, ptr %scevgep, align 1
  82   ret ptr %a
  83 }
  84
  85 ; Test case 02: 4*reg({0,+,-1}) and -4*reg({0,+,-1}) are not supported for
  86 ;               the Thumb1 target.
  87 define void @negativeFourCase(ptr %ptr1, ptr %ptr2) nounwind {
  88 ; CHECK-LABEL: define void @negativeFourCase
  89 ; CHECK-SAME: (ptr [[PTR1:%.*]], ptr [[PTR2:%.*]]) #[[ATTR0]] {
  90 ; CHECK-NEXT:  entry:
  91 ; CHECK-NEXT:    br label [[FOR_COND6_PREHEADER_US_I_I:%.*]]
  92 ; CHECK:       for.cond6.preheader.us.i.i:
  93 ; CHECK-NEXT:    [[ADDR_0108_US_I_I:%.*]] = phi ptr [ [[SCEVGEP_I_I:%.*]], [[IF_END48_US_I_I:%.*]] ], [ [[PTR1]], [[ENTRY:%.*]] ]
  94 ; CHECK-NEXT:    [[INC49_US_I_I:%.*]] = phi i32 [ [[INC50_US_I_I:%.*]], [[IF_END48_US_I_I]] ], [ 0, [[ENTRY]] ]
  95 ; CHECK-NEXT:    [[C1_0104_US_I_I:%.*]] = phi ptr [ [[C0_0103_US_I_I:%.*]], [[IF_END48_US_I_I]] ], [ [[PTR2]], [[ENTRY]] ]
  96 ; CHECK-NEXT:    [[C0_0103_US_I_I]] = phi ptr [ [[C1_0104_US_I_I]], [[IF_END48_US_I_I]] ], [ [[PTR2]], [[ENTRY]] ]
  97 ; CHECK-NEXT:    [[SCEVGEP1:%.*]] = getelementptr i8, ptr [[C1_0104_US_I_I]], i32 -4
  98 ; CHECK-NEXT:    br label [[FOR_BODY8_US_I_I:%.*]]
  99 ; CHECK:       if.end48.us.i.i:
 100 ; CHECK-NEXT:    [[SCEVGEP_I_I]] = getelementptr i8, ptr [[ADDR_0108_US_I_I]], i32 256
 101 ; CHECK-NEXT:    [[INC50_US_I_I]] = add nuw nsw i32 [[INC49_US_I_I]], 1
 102 ; CHECK-NEXT:    [[EXITCOND110_I_I:%.*]] = icmp eq i32 [[INC50_US_I_I]], 256
 103 ; CHECK-NEXT:    br i1 [[EXITCOND110_I_I]], label [[EXIT_I:%.*]], label [[FOR_COND6_PREHEADER_US_I_I]]
 104 ; CHECK:       for.body8.us.i.i:
 105 ; CHECK-NEXT:    [[LSR_IV:%.*]] = phi i32 [ [[LSR_IV_NEXT:%.*]], [[FOR_INC_US_I_I:%.*]] ], [ 0, [[FOR_COND6_PREHEADER_US_I_I]] ]
 106 ; CHECK-NEXT:    [[ADDR_198_US_I_I:%.*]] = phi ptr [ [[ADDR_0108_US_I_I]], [[FOR_COND6_PREHEADER_US_I_I]] ], [ [[INCDEC_PTR_US_I_I:%.*]], [[FOR_INC_US_I_I]] ]
 107 ; CHECK-NEXT:    [[INC_196_US_I_I:%.*]] = phi i32 [ 0, [[FOR_COND6_PREHEADER_US_I_I]] ], [ [[INC_2_US_I_I:%.*]], [[FOR_INC_US_I_I]] ]
 108 ; CHECK-NEXT:    [[INCDEC_PTR_US_I_I]] = getelementptr inbounds i8, ptr [[ADDR_198_US_I_I]], i32 1
 109 ; CHECK-NEXT:    [[TMP0:%.*]] = load i8, ptr [[ADDR_198_US_I_I]], align 1
 110 ; CHECK-NEXT:    [[CMP9_US_I_I:%.*]] = icmp eq i8 [[TMP0]], -1
 111 ; CHECK-NEXT:    br i1 [[CMP9_US_I_I]], label [[IF_END37_US_I_I:%.*]], label [[IF_ELSE_US_I_I:%.*]]
 112 ; CHECK:       if.else.us.i.i:
 113 ; CHECK-NEXT:    [[SCEVGEP4:%.*]] = getelementptr i8, ptr [[C1_0104_US_I_I]], i32 [[LSR_IV]]
 114 ; CHECK-NEXT:    [[SCEVGEP5:%.*]] = getelementptr i8, ptr [[SCEVGEP4]], i32 4
 115 ; CHECK-NEXT:    [[TMP1:%.*]] = load i32, ptr [[SCEVGEP5]], align 4
 116 ; CHECK-NEXT:    [[SCEVGEP3:%.*]] = getelementptr i8, ptr [[C1_0104_US_I_I]], i32 [[LSR_IV]]
 117 ; CHECK-NEXT:    [[TMP2:%.*]] = load i32, ptr [[SCEVGEP3]], align 4
 118 ; CHECK-NEXT:    [[SCEVGEP2:%.*]] = getelementptr i8, ptr [[SCEVGEP1]], i32 [[LSR_IV]]
 119 ; CHECK-NEXT:    [[TMP3:%.*]] = load i32, ptr [[SCEVGEP2]], align 4
 120 ; CHECK-NEXT:    br label [[IF_END37_US_I_I]]
 121 ; CHECK:       if.end37.us.i.i:
 122 ; CHECK-NEXT:    [[TMP4:%.*]] = phi i32 [ [[TMP3]], [[IF_ELSE_US_I_I]] ], [ 0, [[FOR_BODY8_US_I_I]] ]
 123 ; CHECK-NEXT:    [[SCEVGEP:%.*]] = getelementptr i8, ptr [[C0_0103_US_I_I]], i32 [[LSR_IV]]
 124 ; CHECK-NEXT:    store i32 [[TMP4]], ptr [[SCEVGEP]], align 4
 125 ; CHECK-NEXT:    [[INC_US_I_I:%.*]] = add nsw i32 [[INC_196_US_I_I]], 1
 126 ; CHECK-NEXT:    [[CMP38_US_I_I:%.*]] = icmp sgt i32 [[INC_196_US_I_I]], 6
 127 ; CHECK-NEXT:    br i1 [[CMP38_US_I_I]], label [[IF_THEN40_US_I_I:%.*]], label [[FOR_INC_US_I_I]]
 128 ; CHECK:       if.then40.us.i.i:
 129 ; CHECK-NEXT:    br label [[FOR_INC_US_I_I]]
 130 ; CHECK:       for.inc.us.i.i:
 131 ; CHECK-NEXT:    [[INC_2_US_I_I]] = phi i32 [ 0, [[IF_THEN40_US_I_I]] ], [ [[INC_US_I_I]], [[IF_END37_US_I_I]] ]
 132 ; CHECK-NEXT:    [[LSR_IV_NEXT]] = add nuw nsw i32 [[LSR_IV]], 4
 133 ; CHECK-NEXT:    [[EXITCOND_I_I:%.*]] = icmp eq i32 1024, [[LSR_IV_NEXT]]
 134 ; CHECK-NEXT:    br i1 [[EXITCOND_I_I]], label [[IF_END48_US_I_I]], label [[FOR_BODY8_US_I_I]]
 135 ; CHECK:       exit.i:
 136 ; CHECK-NEXT:    ret void
 137 ;
 138 entry:
 139   br label %for.cond6.preheader.us.i.i
 140
 141 for.cond6.preheader.us.i.i:                       ; preds = %if.end48.us.i.i, %entry
 142   %addr.0108.us.i.i = phi ptr [ %scevgep.i.i, %if.end48.us.i.i ], [ %ptr1, %entry ]
 143   %inc49.us.i.i = phi i32 [ %inc50.us.i.i, %if.end48.us.i.i ], [ 0, %entry ]
 144   %c1.0104.us.i.i = phi ptr [ %c0.0103.us.i.i, %if.end48.us.i.i ], [ %ptr2, %entry ]
 145   %c0.0103.us.i.i = phi ptr [ %c1.0104.us.i.i, %if.end48.us.i.i ], [ %ptr2, %entry ]
 146   br label %for.body8.us.i.i
 147
 148 if.end48.us.i.i:                                  ; preds = %for.inc.us.i.i
 149   %scevgep.i.i = getelementptr i8, ptr %addr.0108.us.i.i, i32 256
 150   %inc50.us.i.i = add nuw nsw i32 %inc49.us.i.i, 1
 151   %exitcond110.i.i = icmp eq i32 %inc50.us.i.i, 256
 152   br i1 %exitcond110.i.i, label %exit.i, label %for.cond6.preheader.us.i.i
 153
 154 for.body8.us.i.i:                                 ; preds = %for.inc.us.i.i, %for.cond6.preheader.us.i.i
 155   %addr.198.us.i.i = phi ptr [ %addr.0108.us.i.i, %for.cond6.preheader.us.i.i ], [ %incdec.ptr.us.i.i, %for.inc.us.i.i ]
 156   %inc.196.us.i.i = phi i32 [ 0, %for.cond6.preheader.us.i.i ], [ %inc.2.us.i.i, %for.inc.us.i.i ]
 157   %c.093.us.i.i = phi i32 [ 0, %for.cond6.preheader.us.i.i ], [ %inc43.us.i.i, %for.inc.us.i.i ]
 158   %incdec.ptr.us.i.i = getelementptr inbounds i8, ptr %addr.198.us.i.i, i32 1
 159   %0 = load i8, ptr %addr.198.us.i.i, align 1
 160   %cmp9.us.i.i = icmp eq i8 %0, -1
 161   br i1 %cmp9.us.i.i, label %if.end37.us.i.i, label %if.else.us.i.i
 162
 163 if.else.us.i.i:                                   ; preds = %for.body8.us.i.i
 164   %add12.us.i.i = add nuw nsw i32 %c.093.us.i.i, 1
 165   %arrayidx13.us.i.i = getelementptr inbounds i32, ptr %c1.0104.us.i.i, i32 %add12.us.i.i
 166   %1 = load i32, ptr %arrayidx13.us.i.i, align 4
 167   %arrayidx16.us.i.i = getelementptr inbounds i32, ptr %c1.0104.us.i.i, i32 %c.093.us.i.i
 168   %2 = load i32, ptr %arrayidx16.us.i.i, align 4
 169   %sub19.us.i.i = add nsw i32 %c.093.us.i.i, -1
 170   %arrayidx20.us.i.i = getelementptr inbounds i32, ptr %c1.0104.us.i.i, i32 %sub19.us.i.i
 171   %3 = load i32, ptr %arrayidx20.us.i.i, align 4
 172   br label %if.end37.us.i.i
 173
 174 if.end37.us.i.i:                                  ; preds = %if.else.us.i.i, %for.body8.us.i.i
 175   %4 = phi i32 [ %3, %if.else.us.i.i ], [ 0, %for.body8.us.i.i ]
 176   %arrayidx36.us.i.i = getelementptr inbounds i32, ptr %c0.0103.us.i.i, i32 %c.093.us.i.i
 177   store i32 %4, ptr %arrayidx36.us.i.i, align 4
 178   %inc.us.i.i = add nsw i32 %inc.196.us.i.i, 1
 179   %cmp38.us.i.i = icmp sgt i32 %inc.196.us.i.i, 6
 180   br i1 %cmp38.us.i.i, label %if.then40.us.i.i, label %for.inc.us.i.i
 181
 182 if.then40.us.i.i:                                 ; preds = %if.end37.us.i.i
 183   br label %for.inc.us.i.i
 184
 185 for.inc.us.i.i:                                   ; preds = %if.then40.us.i.i, %if.end37.us.i.i
 186   %inc.2.us.i.i = phi i32 [ 0, %if.then40.us.i.i ], [ %inc.us.i.i, %if.end37.us.i.i ]
 187   %inc43.us.i.i = add nuw nsw i32 %c.093.us.i.i, 1
 188   %exitcond.i.i = icmp eq i32 %inc43.us.i.i, 256
 189   br i1 %exitcond.i.i, label %if.end48.us.i.i, label %for.body8.us.i.i
 190
 191 exit.i:                               ; preds = %if.end48.us.i.i
 192   ret void
 193 }
 194