llvm/test/Transforms/LoopVectorize/RISCV/zvl32b.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -passes=loop-vectorize -scalable-vectorization=on -mtriple riscv64-linux-gnu -mattr=+zve32f,+f -S 2>%t | FileCheck %s
   3
   4 target datalayout = "e-m:e-p:64:64-i64:64-i128:128-n64-S128"
   5 target triple = "riscv64"
   6
   7 ; We can't use scalable vectorization for Zvl32b due to RVVBitsPerBlock being
   8 ; 64. Since our vscale value is vlen/RVVBitsPerBlock this makes vscale 0.
   9 ; Make sure we fall back to fixed vectorization instead.
  10 define void @vector_add_i16(ptr noalias nocapture %a, i16 %v, i64 %n) {
  11 ; CHECK-LABEL: @vector_add_i16(
  12 ; CHECK-NEXT:  entry:
  13 ; CHECK-NEXT:    br i1 false, label [[SCALAR_PH:%.*]], label [[VECTOR_PH:%.*]]
  14 ; CHECK:       vector.ph:
  15 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT:%.*]] = insertelement <4 x i16> poison, i16 [[V:%.*]], i64 0
  16 ; CHECK-NEXT:    [[BROADCAST_SPLAT:%.*]] = shufflevector <4 x i16> [[BROADCAST_SPLATINSERT]], <4 x i16> poison, <4 x i32> zeroinitializer
  17 ; CHECK-NEXT:    br label [[VECTOR_BODY:%.*]]
  18 ; CHECK:       vector.body:
  19 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, [[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], [[VECTOR_BODY]] ]
  20 ; CHECK-NEXT:    [[VEC_IND:%.*]] = phi <4 x i64> [ <i64 0, i64 1, i64 2, i64 3>, [[VECTOR_PH]] ], [ [[VEC_IND_NEXT:%.*]], [[VECTOR_BODY]] ]
  21 ; CHECK-NEXT:    [[TMP0:%.*]] = getelementptr inbounds i32, ptr [[A:%.*]], <4 x i64> [[VEC_IND]]
  22 ; CHECK-NEXT:    [[WIDE_MASKED_GATHER:%.*]] = call <4 x i16> @llvm.masked.gather.v4i16.v4p0(<4 x ptr> [[TMP0]], i32 2, <4 x i1> <i1 true, i1 true, i1 true, i1 true>, <4 x i16> poison)
  23 ; CHECK-NEXT:    [[TMP1:%.*]] = add <4 x i16> [[WIDE_MASKED_GATHER]], [[BROADCAST_SPLAT]]
  24 ; CHECK-NEXT:    call void @llvm.masked.scatter.v4i16.v4p0(<4 x i16> [[TMP1]], <4 x ptr> [[TMP0]], i32 2, <4 x i1> <i1 true, i1 true, i1 true, i1 true>)
  25 ; CHECK-NEXT:    [[INDEX_NEXT]] = add nuw i64 [[INDEX]], 4
  26 ; CHECK-NEXT:    [[VEC_IND_NEXT]] = add <4 x i64> [[VEC_IND]], <i64 4, i64 4, i64 4, i64 4>
  27 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp eq i64 [[INDEX_NEXT]], 1020
  28 ; CHECK-NEXT:    br i1 [[TMP2]], label [[MIDDLE_BLOCK:%.*]], label [[VECTOR_BODY]], !llvm.loop [[LOOP0:![0-9]+]]
  29 ; CHECK:       middle.block:
  30 ; CHECK-NEXT:    br label [[SCALAR_PH]]
  31 ; CHECK:       scalar.ph:
  32 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ 1020, [[MIDDLE_BLOCK]] ], [ 0, [[ENTRY:%.*]] ]
  33 ; CHECK-NEXT:    br label [[FOR_BODY:%.*]]
  34 ; CHECK:       for.body:
  35 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], [[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], [[FOR_BODY]] ]
  36 ; CHECK-NEXT:    [[ARRAYIDX:%.*]] = getelementptr inbounds i32, ptr [[A]], i64 [[IV]]
  37 ; CHECK-NEXT:    [[ELEM:%.*]] = load i16, ptr [[ARRAYIDX]], align 2
  38 ; CHECK-NEXT:    [[ADD:%.*]] = add i16 [[ELEM]], [[V]]
  39 ; CHECK-NEXT:    store i16 [[ADD]], ptr [[ARRAYIDX]], align 2
  40 ; CHECK-NEXT:    [[IV_NEXT]] = add nuw nsw i64 [[IV]], 1
  41 ; CHECK-NEXT:    [[EXITCOND_NOT:%.*]] = icmp eq i64 [[IV_NEXT]], 1024
  42 ; CHECK-NEXT:    br i1 [[EXITCOND_NOT]], label [[FOR_END:%.*]], label [[FOR_BODY]], !llvm.loop [[LOOP3:![0-9]+]]
  43 ; CHECK:       for.end:
  44 ; CHECK-NEXT:    ret void
  45 ;
  46
  47 entry:
  48   br label %for.body
  49
  50 for.body:
  51   %iv = phi i64 [ 0, %entry ], [ %iv.next, %for.body ]
  52   %arrayidx = getelementptr inbounds i32, ptr %a, i64 %iv
  53   %elem = load i16, ptr %arrayidx
  54   %add = add i16 %elem, %v
  55   store i16 %add, ptr %arrayidx
  56   %iv.next = add nuw nsw i64 %iv, 1
  57   %exitcond.not = icmp eq i64 %iv.next, 1024
  58   br i1 %exitcond.not, label %for.end, label %for.body
  59
  60 for.end:
  61   ret void
  62 }