llvm/lib/Target/NVPTX/NVPTX.td

   1 //===- NVPTX.td - Describe the NVPTX Target Machine -----------*- tblgen -*-==//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8 // This is the top level entry point for the NVPTX target.
   9 //===----------------------------------------------------------------------===//
  10
  11 //===----------------------------------------------------------------------===//
  12 // Target-independent interfaces
  13 //===----------------------------------------------------------------------===//
  14
  15 include "llvm/Target/Target.td"
  16
  17 include "NVPTXRegisterInfo.td"
  18 include "NVPTXInstrInfo.td"
  19
  20 //===----------------------------------------------------------------------===//
  21 // Subtarget Features.
  22 // - We use the SM version number instead of explicit feature table.
  23 // - Need at least one feature to avoid generating zero sized array by
  24 //   TableGen in NVPTXGenSubtarget.inc.
  25 //===----------------------------------------------------------------------===//
  26
  27 class FeatureSM<int version>:
  28    SubtargetFeature<"sm_"# version, "SmVersion",
  29                     "" # version,
  30                     "Target SM " # version>;
  31 def SM90a: FeatureSM<90>;
  32
  33 class FeaturePTX<int version>:
  34    SubtargetFeature<"ptx"# version, "PTXVersion",
  35                     "" # version,
  36                     "Use PTX version " # version>;
  37
  38 foreach version = [20, 21, 30, 32, 35, 37, 50, 52, 53,
  39                    60, 61, 62, 70, 72, 75, 80, 86, 87, 89, 90] in
  40   def SM#version: FeatureSM<version>;
  41
  42 foreach version = [32, 40, 41, 42, 43, 50, 60, 61, 63, 64, 65,
  43                    70, 71, 72, 73, 74, 75, 76, 77, 78, 80, 81] in
  44   def PTX#version: FeaturePTX<version>;
  45
  46 //===----------------------------------------------------------------------===//
  47 // NVPTX supported processors.
  48 //===----------------------------------------------------------------------===//
  49
  50 class Proc<string Name, list<SubtargetFeature> Features>
  51  : Processor<Name, NoItineraries, Features>;
  52
  53 def : Proc<"sm_20", [SM20, PTX32]>;
  54 def : Proc<"sm_21", [SM21, PTX32]>;
  55 def : Proc<"sm_30", [SM30]>;
  56 def : Proc<"sm_32", [SM32, PTX40]>;
  57 def : Proc<"sm_35", [SM35, PTX32]>;
  58 def : Proc<"sm_37", [SM37, PTX41]>;
  59 def : Proc<"sm_50", [SM50, PTX40]>;
  60 def : Proc<"sm_52", [SM52, PTX41]>;
  61 def : Proc<"sm_53", [SM53, PTX42]>;
  62 def : Proc<"sm_60", [SM60, PTX50]>;
  63 def : Proc<"sm_61", [SM61, PTX50]>;
  64 def : Proc<"sm_62", [SM62, PTX50]>;
  65 def : Proc<"sm_70", [SM70, PTX60]>;
  66 def : Proc<"sm_72", [SM72, PTX61]>;
  67 def : Proc<"sm_75", [SM75, PTX63]>;
  68 def : Proc<"sm_80", [SM80, PTX70]>;
  69 def : Proc<"sm_86", [SM86, PTX71]>;
  70 def : Proc<"sm_87", [SM87, PTX74]>;
  71 def : Proc<"sm_89", [SM89, PTX78]>;
  72 def : Proc<"sm_90", [SM90, PTX78]>;
  73 def : Proc<"sm_90a", [SM90a, PTX80]>;
  74
  75 def NVPTXInstrInfo : InstrInfo {
  76 }
  77
  78 def NVPTX : Target {
  79   let InstructionSet = NVPTXInstrInfo;
  80 }