llvm/test/CodeGen/AArch64/lrint-conv-fp16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc < %s -mtriple=aarch64 | FileCheck %s --check-prefixes=CHECK-NOFP16
   3 ; RUN: llc < %s -mtriple=aarch64 -mattr=+fullfp16 | FileCheck %s --check-prefixes=CHECK-FP16
   4
   5 define i16 @testmhhs(half %x) {
   6 ; CHECK-NOFP16-LABEL: testmhhs:
   7 ; CHECK-NOFP16:       // %bb.0: // %entry
   8 ; CHECK-NOFP16-NEXT:    fcvt s0, h0
   9 ; CHECK-NOFP16-NEXT:    frintx s0, s0
  10 ; CHECK-NOFP16-NEXT:    fcvtzs x0, s0
  11 ; CHECK-NOFP16-NEXT:    // kill: def $w0 killed $w0 killed $x0
  12 ; CHECK-NOFP16-NEXT:    ret
  13 ;
  14 ; CHECK-FP16-LABEL: testmhhs:
  15 ; CHECK-FP16:       // %bb.0: // %entry
  16 ; CHECK-FP16-NEXT:    frintx h0, h0
  17 ; CHECK-FP16-NEXT:    fcvtzs x0, h0
  18 ; CHECK-FP16-NEXT:    // kill: def $w0 killed $w0 killed $x0
  19 ; CHECK-FP16-NEXT:    ret
  20 entry:
  21   %0 = tail call i64 @llvm.lrint.i64.f16(half %x)
  22   %conv = trunc i64 %0 to i16
  23   ret i16 %conv
  24 }
  25
  26 define i32 @testmhws(half %x) {
  27 ; CHECK-NOFP16-LABEL: testmhws:
  28 ; CHECK-NOFP16:       // %bb.0: // %entry
  29 ; CHECK-NOFP16-NEXT:    fcvt s0, h0
  30 ; CHECK-NOFP16-NEXT:    frintx s0, s0
  31 ; CHECK-NOFP16-NEXT:    fcvtzs x0, s0
  32 ; CHECK-NOFP16-NEXT:    // kill: def $w0 killed $w0 killed $x0
  33 ; CHECK-NOFP16-NEXT:    ret
  34 ;
  35 ; CHECK-FP16-LABEL: testmhws:
  36 ; CHECK-FP16:       // %bb.0: // %entry
  37 ; CHECK-FP16-NEXT:    frintx h0, h0
  38 ; CHECK-FP16-NEXT:    fcvtzs x0, h0
  39 ; CHECK-FP16-NEXT:    // kill: def $w0 killed $w0 killed $x0
  40 ; CHECK-FP16-NEXT:    ret
  41 entry:
  42   %0 = tail call i64 @llvm.lrint.i64.f16(half %x)
  43   %conv = trunc i64 %0 to i32
  44   ret i32 %conv
  45 }
  46
  47 define i64 @testmhxs(half %x) {
  48 ; CHECK-NOFP16-LABEL: testmhxs:
  49 ; CHECK-NOFP16:       // %bb.0: // %entry
  50 ; CHECK-NOFP16-NEXT:    fcvt s0, h0
  51 ; CHECK-NOFP16-NEXT:    frintx s0, s0
  52 ; CHECK-NOFP16-NEXT:    fcvtzs x0, s0
  53 ; CHECK-NOFP16-NEXT:    ret
  54 ;
  55 ; CHECK-FP16-LABEL: testmhxs:
  56 ; CHECK-FP16:       // %bb.0: // %entry
  57 ; CHECK-FP16-NEXT:    frintx h0, h0
  58 ; CHECK-FP16-NEXT:    fcvtzs x0, h0
  59 ; CHECK-FP16-NEXT:    ret
  60 entry:
  61   %0 = tail call i64 @llvm.lrint.i64.f16(half %x)
  62   ret i64 %0
  63 }
  64
  65 declare i64 @llvm.lrint.i64.f16(half) nounwind readnone