llvm/test/CodeGen/AArch64/usub_sat_plus.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-- | FileCheck %s
   3
   4 declare i4 @llvm.usub.sat.i4(i4, i4)
   5 declare i8 @llvm.usub.sat.i8(i8, i8)
   6 declare i16 @llvm.usub.sat.i16(i16, i16)
   7 declare i32 @llvm.usub.sat.i32(i32, i32)
   8 declare i64 @llvm.usub.sat.i64(i64, i64)
   9
  10 define i32 @func32(i32 %x, i32 %y, i32 %z) nounwind {
  11 ; CHECK-LABEL: func32:
  12 ; CHECK:       // %bb.0:
  13 ; CHECK-NEXT:    mul w8, w1, w2
  14 ; CHECK-NEXT:    subs w8, w0, w8
  15 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  16 ; CHECK-NEXT:    ret
  17   %a = mul i32 %y, %z
  18   %tmp = call i32 @llvm.usub.sat.i32(i32 %x, i32 %a)
  19   ret i32 %tmp
  20 }
  21
  22 define i64 @func64(i64 %x, i64 %y, i64 %z) nounwind {
  23 ; CHECK-LABEL: func64:
  24 ; CHECK:       // %bb.0:
  25 ; CHECK-NEXT:    subs x8, x0, x2
  26 ; CHECK-NEXT:    csel x0, xzr, x8, lo
  27 ; CHECK-NEXT:    ret
  28   %a = mul i64 %y, %z
  29   %tmp = call i64 @llvm.usub.sat.i64(i64 %x, i64 %z)
  30   ret i64 %tmp
  31 }
  32
  33 define i16 @func16(i16 %x, i16 %y, i16 %z) nounwind {
  34 ; CHECK-LABEL: func16:
  35 ; CHECK:       // %bb.0:
  36 ; CHECK-NEXT:    mul w8, w1, w2
  37 ; CHECK-NEXT:    and w9, w0, #0xffff
  38 ; CHECK-NEXT:    subs w8, w9, w8, uxth
  39 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  40 ; CHECK-NEXT:    ret
  41   %a = mul i16 %y, %z
  42   %tmp = call i16 @llvm.usub.sat.i16(i16 %x, i16 %a)
  43   ret i16 %tmp
  44 }
  45
  46 define i8 @func8(i8 %x, i8 %y, i8 %z) nounwind {
  47 ; CHECK-LABEL: func8:
  48 ; CHECK:       // %bb.0:
  49 ; CHECK-NEXT:    mul w8, w1, w2
  50 ; CHECK-NEXT:    and w9, w0, #0xff
  51 ; CHECK-NEXT:    subs w8, w9, w8, uxtb
  52 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  53 ; CHECK-NEXT:    ret
  54   %a = mul i8 %y, %z
  55   %tmp = call i8 @llvm.usub.sat.i8(i8 %x, i8 %a)
  56   ret i8 %tmp
  57 }
  58
  59 define i4 @func4(i4 %x, i4 %y, i4 %z) nounwind {
  60 ; CHECK-LABEL: func4:
  61 ; CHECK:       // %bb.0:
  62 ; CHECK-NEXT:    mul w8, w1, w2
  63 ; CHECK-NEXT:    and w9, w0, #0xf
  64 ; CHECK-NEXT:    and w8, w8, #0xf
  65 ; CHECK-NEXT:    subs w8, w9, w8
  66 ; CHECK-NEXT:    csel w0, wzr, w8, lo
  67 ; CHECK-NEXT:    ret
  68   %a = mul i4 %y, %z
  69   %tmp = call i4 @llvm.usub.sat.i4(i4 %x, i4 %a)
  70   ret i4 %tmp
  71 }