llvm/test/CodeGen/AMDGPU/GlobalISel/clamp-minmax-const-combine.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -global-isel -mtriple=amdgcn-amd-mesa3d -mcpu=gfx1010 -verify-machineinstrs < %s | FileCheck -check-prefix=GFX10 %s
   3
   4 define float @test_min_max_ValK0_K1_f32(float %a) #0 {
   5 ; GFX10-LABEL: test_min_max_ValK0_K1_f32:
   6 ; GFX10:       ; %bb.0:
   7 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
   8 ; GFX10-NEXT:    v_mul_f32_e64 v0, v0, 2.0 clamp
   9 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  10   %fmul = fmul float %a, 2.0
  11   %maxnum = call nnan float @llvm.maxnum.f32(float %fmul, float 0.0)
  12   %fmed = call nnan float @llvm.minnum.f32(float %maxnum, float 1.0)
  13   ret float %fmed
  14 }
  15
  16 define double @test_min_max_K0Val_K1_f64(double %a) #1 {
  17 ; GFX10-LABEL: test_min_max_K0Val_K1_f64:
  18 ; GFX10:       ; %bb.0:
  19 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  20 ; GFX10-NEXT:    v_mul_f64 v[0:1], v[0:1], 2.0 clamp
  21 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  22   %fmul = fmul double %a, 2.0
  23   %maxnum = call nnan double @llvm.maxnum.f64(double 0.0, double %fmul)
  24   %fmed = call nnan double @llvm.minnum.f64(double %maxnum, double 1.0)
  25   ret double %fmed
  26 }
  27
  28 ; min-max patterns for ieee=true, dx10_clamp=true don't have to check for NaNs
  29 define half @test_min_K1max_ValK0_f16(half %a) #2 {
  30 ; GFX10-LABEL: test_min_K1max_ValK0_f16:
  31 ; GFX10:       ; %bb.0:
  32 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  33 ; GFX10-NEXT:    v_mul_f16_e64 v0, v0, 2.0 clamp
  34 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  35   %fmul = fmul half %a, 2.0
  36   %maxnum = call half @llvm.maxnum.f16(half %fmul, half 0.0)
  37   %fmed = call half @llvm.minnum.f16(half 1.0, half %maxnum)
  38   ret half %fmed
  39 }
  40
  41 define <2 x half> @test_min_K1max_K0Val_f16(<2 x half> %a) #1 {
  42 ; GFX10-LABEL: test_min_K1max_K0Val_f16:
  43 ; GFX10:       ; %bb.0:
  44 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  45 ; GFX10-NEXT:    v_pk_mul_f16 v0, v0, 2.0 op_sel_hi:[1,0] clamp
  46 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  47   %fmul = fmul <2 x half> %a, <half 2.0, half 2.0>
  48   %maxnum = call nnan <2 x half> @llvm.maxnum.v2f16(<2 x half> <half 0.0, half 0.0>, <2 x half> %fmul)
  49   %fmed = call nnan <2 x half> @llvm.minnum.v2f16(<2 x half> <half 1.0, half 1.0>, <2 x half> %maxnum)
  50   ret <2 x half> %fmed
  51 }
  52
  53 define <2 x half> @test_min_max_splat_padded_with_undef(<2 x half> %a) #2 {
  54 ; GFX10-LABEL: test_min_max_splat_padded_with_undef:
  55 ; GFX10:       ; %bb.0:
  56 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  57 ; GFX10-NEXT:    v_pk_mul_f16 v0, v0, 2.0 op_sel_hi:[1,0] clamp
  58 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  59   %fmul = fmul <2 x half> %a, <half 2.0, half 2.0>
  60   %maxnum = call <2 x half> @llvm.maxnum.v2f16(<2 x half> <half 0.0, half undef>, <2 x half> %fmul)
  61   %fmed = call <2 x half> @llvm.minnum.v2f16(<2 x half> <half 1.0, half undef>, <2 x half> %maxnum)
  62   ret <2 x half> %fmed
  63 }
  64
  65 ; max-mix patterns work only for known non-NaN inputs
  66
  67 define float @test_max_min_ValK1_K0_f32(float %a) #0 {
  68 ; GFX10-LABEL: test_max_min_ValK1_K0_f32:
  69 ; GFX10:       ; %bb.0:
  70 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  71 ; GFX10-NEXT:    v_mul_f32_e64 v0, v0, 2.0 clamp
  72 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  73   %fmul = fmul float %a, 2.0
  74   %minnum = call nnan float @llvm.minnum.f32(float %fmul, float 1.0)
  75   %fmed = call nnan float @llvm.maxnum.f32(float %minnum, float 0.0)
  76   ret float %fmed
  77 }
  78
  79 define double @test_max_min_K1Val_K0_f64(double %a) #1 {
  80 ; GFX10-LABEL: test_max_min_K1Val_K0_f64:
  81 ; GFX10:       ; %bb.0:
  82 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  83 ; GFX10-NEXT:    v_mul_f64 v[0:1], v[0:1], 2.0 clamp
  84 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  85   %fmul = fmul double %a, 2.0
  86   %minnum = call nnan double @llvm.minnum.f64(double 1.0, double %fmul)
  87   %fmed = call nnan double @llvm.maxnum.f64(double %minnum, double 0.0)
  88   ret double %fmed
  89 }
  90
  91 define half @test_max_K0min_ValK1_f16(half %a) #0 {
  92 ; GFX10-LABEL: test_max_K0min_ValK1_f16:
  93 ; GFX10:       ; %bb.0:
  94 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  95 ; GFX10-NEXT:    v_mul_f16_e64 v0, v0, 2.0 clamp
  96 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  97   %fmul = fmul half %a, 2.0
  98   %minnum = call nnan half @llvm.minnum.f16(half %fmul, half 1.0)
  99   %fmed = call nnan half @llvm.maxnum.f16(half 0.0, half %minnum)
 100   ret half %fmed
 101 }
 102
 103 ; treat undef as value that will result in a constant splat
 104 define <2 x half> @test_max_K0min_K1Val_v2f16(<2 x half> %a) #1 {
 105 ; GFX10-LABEL: test_max_K0min_K1Val_v2f16:
 106 ; GFX10:       ; %bb.0:
 107 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 108 ; GFX10-NEXT:    v_pk_mul_f16 v0, v0, 2.0 op_sel_hi:[1,0] clamp
 109 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 110   %fmul = fmul <2 x half> %a, <half 2.0, half 2.0>
 111   %minnum = call nnan <2 x half> @llvm.minnum.v2f16(<2 x half> <half 1.0, half undef>, <2 x half> %fmul)
 112   %fmed = call nnan <2 x half> @llvm.maxnum.v2f16(<2 x half> <half undef, half 0.0>, <2 x half> %minnum)
 113   ret <2 x half> %fmed
 114 }
 115
 116 ; global nnan function attribute always forces clamp combine
 117
 118 define float @test_min_max_global_nnan(float %a) #3 {
 119 ; GFX10-LABEL: test_min_max_global_nnan:
 120 ; GFX10:       ; %bb.0:
 121 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 122 ; GFX10-NEXT:    v_max_f32_e64 v0, v0, v0 clamp
 123 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 124   %maxnum = call float @llvm.maxnum.f32(float %a, float 0.0)
 125   %fmed = call float @llvm.minnum.f32(float %maxnum, float 1.0)
 126   ret float %fmed
 127 }
 128
 129 define float @test_max_min_global_nnan(float %a) #3 {
 130 ; GFX10-LABEL: test_max_min_global_nnan:
 131 ; GFX10:       ; %bb.0:
 132 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 133 ; GFX10-NEXT:    v_max_f32_e64 v0, v0, v0 clamp
 134 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 135   %minnum = call float @llvm.minnum.f32(float %a, float 1.0)
 136   %fmed = call float @llvm.maxnum.f32(float %minnum, float 0.0)
 137   ret float %fmed
 138 }
 139
 140 ; ------------------------------------------------------------------------------
 141 ; Negative patterns
 142 ; ------------------------------------------------------------------------------
 143
 144 ; min(max(Val, 1.0), 0.0), should be min(max(Val, 0.0), 1.0)
 145 define float @test_min_max_K0_gt_K1(float %a) #0 {
 146 ; GFX10-LABEL: test_min_max_K0_gt_K1:
 147 ; GFX10:       ; %bb.0:
 148 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 149 ; GFX10-NEXT:    v_max_f32_e32 v0, 1.0, v0
 150 ; GFX10-NEXT:    v_min_f32_e32 v0, 0, v0
 151 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 152   %maxnum = call nnan float @llvm.maxnum.f32(float %a, float 1.0)
 153   %fmed = call nnan float @llvm.minnum.f32(float %maxnum, float 0.0)
 154   ret float %fmed
 155 }
 156
 157 ; max(min(Val, 0.0), 1.0), should be max(min(Val, 1.0), 0.0)
 158 define float @test_max_min_K0_gt_K1(float %a) #0 {
 159 ; GFX10-LABEL: test_max_min_K0_gt_K1:
 160 ; GFX10:       ; %bb.0:
 161 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 162 ; GFX10-NEXT:    v_min_f32_e32 v0, 0, v0
 163 ; GFX10-NEXT:    v_max_f32_e32 v0, 1.0, v0
 164 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 165   %minnum = call nnan float @llvm.minnum.f32(float %a, float 0.0)
 166   %fmed = call nnan float @llvm.maxnum.f32(float %minnum, float 1.0)
 167   ret float %fmed
 168 }
 169
 170 ; Input that can be NaN
 171
 172 ; min-max patterns for ieee=false require known non-NaN input
 173 define float @test_min_max_maybe_NaN_input_ieee_false(float %a) #1 {
 174 ; GFX10-LABEL: test_min_max_maybe_NaN_input_ieee_false:
 175 ; GFX10:       ; %bb.0:
 176 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 177 ; GFX10-NEXT:    v_mul_f32_e32 v0, 2.0, v0
 178 ; GFX10-NEXT:    v_max_f32_e32 v0, 0, v0
 179 ; GFX10-NEXT:    v_min_f32_e32 v0, 1.0, v0
 180 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 181   %fmul = fmul float %a, 2.0
 182   %maxnum = call float @llvm.maxnum.f32(float %fmul, float 0.0)
 183   %fmed = call float @llvm.minnum.f32(float %maxnum, float 1.0)
 184   ret float %fmed
 185 }
 186
 187 ; clamp fails here since input can be NaN and dx10_clamp=false; fmed3 succeds
 188 define float @test_min_max_maybe_NaN_input_ieee_true_dx10clamp_false(float %a) #4 {
 189 ; GFX10-LABEL: test_min_max_maybe_NaN_input_ieee_true_dx10clamp_false:
 190 ; GFX10:       ; %bb.0:
 191 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 192 ; GFX10-NEXT:    v_mul_f32_e32 v0, 2.0, v0
 193 ; GFX10-NEXT:    v_med3_f32 v0, v0, 0, 1.0
 194 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 195   %fmul = fmul float %a, 2.0
 196   %maxnum = call float @llvm.maxnum.f32(float %fmul, float 0.0)
 197   %fmed = call float @llvm.minnum.f32(float %maxnum, float 1.0)
 198   ret float %fmed
 199 }
 200
 201 ; max-min patterns always require known non-NaN input
 202
 203 define float @test_max_min_maybe_NaN_input_ieee_true(float %a) #0 {
 204 ; GFX10-LABEL: test_max_min_maybe_NaN_input_ieee_true:
 205 ; GFX10:       ; %bb.0:
 206 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 207 ; GFX10-NEXT:    v_mul_f32_e32 v0, 2.0, v0
 208 ; GFX10-NEXT:    v_min_f32_e32 v0, 1.0, v0
 209 ; GFX10-NEXT:    v_max_f32_e32 v0, 0, v0
 210 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 211   %fmul = fmul float %a, 2.0
 212   %minnum = call float @llvm.minnum.f32(float %fmul, float 1.0)
 213   %fmed = call float @llvm.maxnum.f32(float %minnum, float 0.0)
 214   ret float %fmed
 215 }
 216
 217 define float @test_max_min_maybe_NaN_input_ieee_false(float %a) #1 {
 218 ; GFX10-LABEL: test_max_min_maybe_NaN_input_ieee_false:
 219 ; GFX10:       ; %bb.0:
 220 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 221 ; GFX10-NEXT:    v_mul_f32_e32 v0, 2.0, v0
 222 ; GFX10-NEXT:    v_min_f32_e32 v0, 1.0, v0
 223 ; GFX10-NEXT:    v_max_f32_e32 v0, 0, v0
 224 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
 225   %fmul = fmul float %a, 2.0
 226   %minnum = call float @llvm.minnum.f32(float %fmul, float 1.0)
 227   %fmed = call float @llvm.maxnum.f32(float %minnum, float 0.0)
 228   ret float %fmed
 229 }
 230
 231 declare half @llvm.minnum.f16(half, half)
 232 declare half @llvm.maxnum.f16(half, half)
 233 declare float @llvm.minnum.f32(float, float)
 234 declare float @llvm.maxnum.f32(float, float)
 235 declare double @llvm.minnum.f64(double, double)
 236 declare double @llvm.maxnum.f64(double, double)
 237 declare <2 x half> @llvm.minnum.v2f16(<2 x half>, <2 x half>)
 238 declare <2 x half> @llvm.maxnum.v2f16(<2 x half>, <2 x half>)
 239 attributes #0 = {"amdgpu-ieee"="true"}
 240 attributes #1 = {"amdgpu-ieee"="false"}
 241 attributes #2 = {"amdgpu-ieee"="true" "amdgpu-dx10-clamp"="true"}
 242 attributes #3 = {"no-nans-fp-math"="true"}
 243 attributes #4 = {"amdgpu-ieee"="true" "amdgpu-dx10-clamp"="false"}