llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-fceil.s16.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=instruction-select -global-isel-abort=0 -verify-machineinstrs -o - %s | FileCheck -check-prefix=GCN %s
   3
   4 ---
   5 name: fceil_s16_ss
   6 legalized: true
   7 regBankSelected: true
   8 tracksRegLiveness: true
   9
  10 body: |
  11   bb.0:
  12     liveins: $sgpr0
  13
  14     ; GCN-LABEL: name: fceil_s16_ss
  15     ; GCN: liveins: $sgpr0
  16     ; GCN-NEXT: {{  $}}
  17     ; GCN-NEXT: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  18     ; GCN-NEXT: [[TRUNC:%[0-9]+]]:sgpr(s16) = G_TRUNC [[COPY]](s32)
  19     ; GCN-NEXT: [[FCEIL:%[0-9]+]]:sreg_32(s16) = G_FCEIL [[TRUNC]]
  20     ; GCN-NEXT: [[COPY1:%[0-9]+]]:sreg_32(s32) = COPY [[FCEIL]](s16)
  21     ; GCN-NEXT: $sgpr0 = COPY [[COPY1]](s32)
  22     %0:sgpr(s32) = COPY $sgpr0
  23     %1:sgpr(s16) = G_TRUNC %0
  24     %2:sgpr(s16) = G_FCEIL %1
  25     %3:sgpr(s32) = G_ANYEXT %2
  26     $sgpr0 = COPY %3
  27 ...
  28
  29 ---
  30 name: fceil_s16_vv
  31 legalized: true
  32 regBankSelected: true
  33 tracksRegLiveness: true
  34
  35 body: |
  36   bb.0:
  37     liveins: $vgpr0
  38
  39     ; GCN-LABEL: name: fceil_s16_vv
  40     ; GCN: liveins: $vgpr0
  41     ; GCN-NEXT: {{  $}}
  42     ; GCN-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  43     ; GCN-NEXT: %2:vgpr_32 = nofpexcept V_CEIL_F16_e64 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  44     ; GCN-NEXT: $vgpr0 = COPY %2
  45     %0:vgpr(s32) = COPY $vgpr0
  46     %1:vgpr(s16) = G_TRUNC %0
  47     %2:vgpr(s16) = G_FCEIL %1
  48     %3:vgpr(s32) = G_ANYEXT %2
  49     $vgpr0 = COPY %3
  50 ...
  51
  52 ---
  53 name: fceil_s16_vs
  54 legalized: true
  55 regBankSelected: true
  56 tracksRegLiveness: true
  57
  58 body: |
  59   bb.0:
  60     liveins: $sgpr0
  61
  62     ; GCN-LABEL: name: fceil_s16_vs
  63     ; GCN: liveins: $sgpr0
  64     ; GCN-NEXT: {{  $}}
  65     ; GCN-NEXT: [[COPY:%[0-9]+]]:sreg_32 = COPY $sgpr0
  66     ; GCN-NEXT: %2:vgpr_32 = nofpexcept V_CEIL_F16_e64 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  67     ; GCN-NEXT: $vgpr0 = COPY %2
  68     %0:sgpr(s32) = COPY $sgpr0
  69     %1:sgpr(s16) = G_TRUNC %0
  70     %2:vgpr(s16) = G_FCEIL %1
  71     %3:vgpr(s32) = G_ANYEXT %2
  72     $vgpr0 = COPY %3
  73 ...
  74
  75 ---
  76 name: fceil_fneg_s16_vv
  77 legalized: true
  78 regBankSelected: true
  79 tracksRegLiveness: true
  80
  81 body: |
  82   bb.0:
  83     liveins: $vgpr0
  84
  85     ; GCN-LABEL: name: fceil_fneg_s16_vv
  86     ; GCN: liveins: $vgpr0
  87     ; GCN-NEXT: {{  $}}
  88     ; GCN-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  89     ; GCN-NEXT: %3:vgpr_32 = nofpexcept V_CEIL_F16_e64 1, [[COPY]], 0, 0, implicit $mode, implicit $exec
  90     ; GCN-NEXT: $vgpr0 = COPY %3
  91     %0:vgpr(s32) = COPY $vgpr0
  92     %1:vgpr(s16) = G_TRUNC %0
  93     %2:vgpr(s16) = G_FNEG %1
  94     %3:vgpr(s16) = G_FCEIL %2
  95     %4:vgpr(s32) = G_ANYEXT %3
  96     $vgpr0 = COPY %4
  97 ...