llvm/test/CodeGen/AMDGPU/GlobalISel/regbankselect-amdgcn-exp.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 --- |
   6   define void @exp_s() {
   7     call void @llvm.amdgcn.exp.f32(i32 0, i32 0, float 1.0, float 1.0, float 1.0, float 1.0, i1 0, i1 0)
   8     ret void
   9   }
  10   define void @exp_v() {
  11     call void @llvm.amdgcn.exp.f32(i32 0, i32 0, float 1.0, float 1.0, float 1.0, float 1.0, i1 0, i1 0)
  12     ret void
  13   }
  14
  15   declare void @llvm.amdgcn.exp.f32(i32, i32, float, float, float, float, i1, i1)
  16 ...
  17
  18 ---
  19 name: exp_s
  20 legalized: true
  21
  22 body: |
  23   bb.0:
  24     liveins: $sgpr0, $sgpr1, $sgpr2, $sgpr3
  25     ; CHECK-LABEL: name: exp_s
  26     ; CHECK: liveins: $sgpr0, $sgpr1, $sgpr2, $sgpr3
  27     ; CHECK-NEXT: {{  $}}
  28     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  29     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  30     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  31     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:sgpr(s32) = COPY $sgpr3
  32     ; CHECK-NEXT: [[COPY4:%[0-9]+]]:vgpr(s32) = COPY [[COPY]](s32)
  33     ; CHECK-NEXT: [[COPY5:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  34     ; CHECK-NEXT: [[COPY6:%[0-9]+]]:vgpr(s32) = COPY [[COPY2]](s32)
  35     ; CHECK-NEXT: [[COPY7:%[0-9]+]]:vgpr(s32) = COPY [[COPY3]](s32)
  36     ; CHECK-NEXT: G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp), 0, 0, [[COPY4]](s32), [[COPY5]](s32), [[COPY6]](s32), [[COPY7]](s32), 0, 0
  37     %0:_(s32) = COPY $sgpr0
  38     %1:_(s32) = COPY $sgpr1
  39     %2:_(s32) = COPY $sgpr2
  40     %3:_(s32) = COPY $sgpr3
  41     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp.f32), 0, 0, %0, %1, %2, %3, 0, 0
  42 ...
  43 ---
  44 name: exp_v
  45 legalized: true
  46
  47 body: |
  48   bb.0:
  49     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  50     ; CHECK-LABEL: name: exp_v
  51     ; CHECK: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  52     ; CHECK-NEXT: {{  $}}
  53     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  54     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:vgpr(s32) = COPY $vgpr1
  55     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(s32) = COPY $vgpr2
  56     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY $vgpr3
  57     ; CHECK-NEXT: G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp), 0, 0, [[COPY]](s32), [[COPY1]](s32), [[COPY2]](s32), [[COPY3]](s32), 0, 0
  58     %0:_(s32) = COPY $vgpr0
  59     %1:_(s32) = COPY $vgpr1
  60     %2:_(s32) = COPY $vgpr2
  61     %3:_(s32) = COPY $vgpr3
  62     G_INTRINSIC_W_SIDE_EFFECTS intrinsic(@llvm.amdgcn.exp.f32), 0, 0, %0, %1, %2, %3, 0, 0
  63 ...