llvm/test/CodeGen/AMDGPU/gws-hazards.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=gfx900 -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=GFX9 %s
   3 # RUN: llc -march=amdgcn -mcpu=fiji -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=VI %s
   4 # RUN: llc -march=amdgcn -mcpu=hawaii -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=CI %s
   5 # RUN: llc -march=amdgcn -mcpu=tahiti -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=SI %s
   6 # RUN: llc -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=GFX10 %s
   7 # RUN: llc -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs -run-pass  post-RA-hazard-rec %s -o - | FileCheck -check-prefix=GFX10 %s
   8
   9 ---
  10 name: m0_gws_init0
  11 tracksRegLiveness: true
  12 body: |
  13
  14   bb.0:
  15     liveins: $vgpr0
  16     ; GFX9-LABEL: name: m0_gws_init0
  17     ; GFX9: liveins: $vgpr0
  18     ; GFX9-NEXT: {{  $}}
  19     ; GFX9-NEXT: $m0 = S_MOV_B32 -1
  20     ; GFX9-NEXT: S_NOP 0
  21     ; GFX9-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  22     ; VI-LABEL: name: m0_gws_init0
  23     ; VI: liveins: $vgpr0
  24     ; VI-NEXT: {{  $}}
  25     ; VI-NEXT: $m0 = S_MOV_B32 -1
  26     ; VI-NEXT: S_NOP 0
  27     ; VI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  28     ; CI-LABEL: name: m0_gws_init0
  29     ; CI: liveins: $vgpr0
  30     ; CI-NEXT: {{  $}}
  31     ; CI-NEXT: $m0 = S_MOV_B32 -1
  32     ; CI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  33     ; SI-LABEL: name: m0_gws_init0
  34     ; SI: liveins: $vgpr0
  35     ; SI-NEXT: {{  $}}
  36     ; SI-NEXT: $m0 = S_MOV_B32 -1
  37     ; SI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  38     ; GFX10-LABEL: name: m0_gws_init0
  39     ; GFX10: liveins: $vgpr0
  40     ; GFX10-NEXT: {{  $}}
  41     ; GFX10-NEXT: $m0 = S_MOV_B32 -1
  42     ; GFX10-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  43     $m0 = S_MOV_B32 -1
  44     DS_GWS_INIT  $vgpr0, 0, implicit $m0, implicit $exec
  45
  46 ...
  47
  48 ---
  49 name: m0_gws_init1
  50 tracksRegLiveness: true
  51 body: |
  52
  53   bb.0:
  54     ; GFX9-LABEL: name: m0_gws_init1
  55     ; GFX9: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  56     ; GFX9-NEXT: $m0 = S_MOV_B32 -1
  57     ; GFX9-NEXT: S_NOP 0
  58     ; GFX9-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  59     ; VI-LABEL: name: m0_gws_init1
  60     ; VI: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  61     ; VI-NEXT: $m0 = S_MOV_B32 -1
  62     ; VI-NEXT: S_NOP 0
  63     ; VI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  64     ; CI-LABEL: name: m0_gws_init1
  65     ; CI: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  66     ; CI-NEXT: $m0 = S_MOV_B32 -1
  67     ; CI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  68     ; SI-LABEL: name: m0_gws_init1
  69     ; SI: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  70     ; SI-NEXT: $m0 = S_MOV_B32 -1
  71     ; SI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  72     ; GFX10-LABEL: name: m0_gws_init1
  73     ; GFX10: $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  74     ; GFX10-NEXT: $m0 = S_MOV_B32 -1
  75     ; GFX10-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  76     $vgpr0 = V_MOV_B32_e32 0, implicit $exec
  77     $m0 = S_MOV_B32 -1
  78     DS_GWS_INIT  $vgpr0, 0, implicit $m0, implicit $exec
  79
  80 ...
  81
  82 # Test a typical situation where m0 needs to be set from a VGPR
  83 # through readfirstlane
  84 ---
  85 name: m0_gws_readlane
  86 tracksRegLiveness: true
  87 body: |
  88
  89   bb.0:
  90     liveins: $vgpr0, $vgpr1
  91
  92     ; GFX9-LABEL: name: m0_gws_readlane
  93     ; GFX9: liveins: $vgpr0, $vgpr1
  94     ; GFX9-NEXT: {{  $}}
  95     ; GFX9-NEXT: $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
  96     ; GFX9-NEXT: $m0 = S_MOV_B32 $sgpr0
  97     ; GFX9-NEXT: S_NOP 0
  98     ; GFX9-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
  99     ; VI-LABEL: name: m0_gws_readlane
 100     ; VI: liveins: $vgpr0, $vgpr1
 101     ; VI-NEXT: {{  $}}
 102     ; VI-NEXT: $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
 103     ; VI-NEXT: $m0 = S_MOV_B32 $sgpr0
 104     ; VI-NEXT: S_NOP 0
 105     ; VI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
 106     ; CI-LABEL: name: m0_gws_readlane
 107     ; CI: liveins: $vgpr0, $vgpr1
 108     ; CI-NEXT: {{  $}}
 109     ; CI-NEXT: $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
 110     ; CI-NEXT: $m0 = S_MOV_B32 $sgpr0
 111     ; CI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
 112     ; SI-LABEL: name: m0_gws_readlane
 113     ; SI: liveins: $vgpr0, $vgpr1
 114     ; SI-NEXT: {{  $}}
 115     ; SI-NEXT: $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
 116     ; SI-NEXT: $m0 = S_MOV_B32 $sgpr0
 117     ; SI-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
 118     ; GFX10-LABEL: name: m0_gws_readlane
 119     ; GFX10: liveins: $vgpr0, $vgpr1
 120     ; GFX10-NEXT: {{  $}}
 121     ; GFX10-NEXT: $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
 122     ; GFX10-NEXT: $m0 = S_MOV_B32 $sgpr0
 123     ; GFX10-NEXT: DS_GWS_INIT $vgpr0, 0, implicit $m0, implicit $exec
 124     $sgpr0 = V_READFIRSTLANE_B32 $vgpr1, implicit $exec
 125     $m0 = S_MOV_B32 $sgpr0
 126     DS_GWS_INIT  $vgpr0, 0, implicit $m0, implicit $exec
 127
 128 ...