llvm/test/CodeGen/AMDGPU/literal-constant-like-operand-instruction-size.ll

   1 ; RUN: llc -march=amdgcn -mcpu=gfx906 -verify-machineinstrs -amdgpu-s-branch-bits=6 -amdgpu-long-branch-factor=0 < %s | FileCheck -check-prefix=GCN %s
   2
   3
   4 ; Restrict maximum branch to between +31 and -32 dwords
   5 declare void @llvm.amdgcn.s.sleep(i32) #0
   6
   7 @name1 = external addrspace(1) global i32
   8 @name2 = external addrspace(1) global i32
   9 @name3 = external addrspace(1) global i32
  10
  11 ; GCN-LABEL: {{^}}branch_offset_test:
  12 ; GCN: s_cmp_eq_u32 s{{[0-9]+}}, 0
  13 ; GCN-NEXT: s_cbranch_scc0 [[BB2:.LBB[0-9]+_[0-9]+]]
  14 ; GCN-NEXT: .LBB{{[0-9]+}}_{{[0-9]+}}: ; %bb
  15 ; GCN-NEXT: s_getpc_b64 s[[[PC_LO:[0-9]+]]:[[PC_HI:[0-9]+]]]
  16 ; GCN-NEXT: [[POST_GETPC:.Lpost_getpc[0-9]+]]:{{$}}
  17 ; GCN-NEXT: s_add_u32 s[[PC_LO]], s[[PC_LO]], ([[BB3:.LBB[0-9]+_[0-9]+]]-[[POST_GETPC]])&4294967295
  18 ; GCN-NEXT: s_addc_u32 s[[PC_HI]], s[[PC_HI]], ([[BB3]]-[[POST_GETPC]])>>32
  19 ; GCN-NEXT: s_setpc_b64 s[[[PC_LO]]:[[PC_HI]]]
  20 ; GCN-NEXT: [[BB2]]: ; %bb2
  21 ; GCN-NEXT: s_getpc_b64 s[[[PC_LO]]:[[PC_HI]]]
  22
  23 ; GCN: [[BB3]]: ; %bb3
  24 define amdgpu_kernel void @branch_offset_test(ptr addrspace(1) %arg, i32 %cnd) #0 {
  25 bb:
  26   %cmp = icmp eq i32 %cnd, 0
  27   br i1 %cmp, label %bb3, label %bb2 ; +8 dword branch
  28
  29 bb2:
  30   store i32 1, ptr addrspace(1) @name1
  31   store i32 2, ptr addrspace(1) @name2
  32   store i32 3, ptr addrspace(1) @name3
  33   call void @llvm.amdgcn.s.sleep(i32 0)
  34   br label %bb3
  35
  36 bb3:
  37   store volatile i32 %cnd, ptr addrspace(1) %arg
  38   ret void
  39 }