llvm/test/CodeGen/AMDGPU/llvm.amdgcn.fdot2.f32.bf16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GFX11
   3 ; RUN: llc -global-isel -march=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GFX11
   4
   5 declare float @llvm.amdgcn.fdot2.f32.bf16(<2 x i16> %a, <2 x i16> %b, float %c, i1 %clamp)
   6
   7 define amdgpu_kernel void @test_llvm_amdgcn_fdot2_f32_bf16_clamp(
   8 ; GFX11-LABEL: test_llvm_amdgcn_fdot2_f32_bf16_clamp:
   9 ; GFX11:       ; %bb.0: ; %entry
  10 ; GFX11-NEXT:    s_load_b256 s[0:7], s[0:1], 0x24
  11 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
  12 ; GFX11-NEXT:    s_load_b32 s6, s[6:7], 0x0
  13 ; GFX11-NEXT:    s_load_b32 s2, s[2:3], 0x0
  14 ; GFX11-NEXT:    s_load_b32 s3, s[4:5], 0x0
  15 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
  16 ; GFX11-NEXT:    v_dual_mov_b32 v1, 0 :: v_dual_mov_b32 v0, s6
  17 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
  18 ; GFX11-NEXT:    v_dot2_f32_bf16 v0, s2, s3, v0 clamp
  19 ; GFX11-NEXT:    global_store_b32 v1, v0, s[0:1]
  20 ; GFX11-NEXT:    s_nop 0
  21 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  22 ; GFX11-NEXT:    s_endpgm
  23     ptr addrspace(1) %r,
  24     ptr addrspace(1) %a,
  25     ptr addrspace(1) %b,
  26     ptr addrspace(1) %c) {
  27 entry:
  28   %a.val = load <2 x i16>, ptr addrspace(1) %a
  29   %b.val = load <2 x i16>, ptr addrspace(1) %b
  30   %c.val = load float, ptr addrspace(1) %c
  31   %r.val = call float @llvm.amdgcn.fdot2.f32.bf16(<2 x i16> %a.val, <2 x i16> %b.val, float %c.val, i1 1)
  32   store float %r.val, ptr addrspace(1) %r
  33   ret void
  34 }
  35
  36
  37 define amdgpu_kernel void @test_llvm_amdgcn_fdot2_f32_bf16_no_clamp(
  38 ; GFX11-LABEL: test_llvm_amdgcn_fdot2_f32_bf16_no_clamp:
  39 ; GFX11:       ; %bb.0: ; %entry
  40 ; GFX11-NEXT:    s_load_b256 s[0:7], s[0:1], 0x24
  41 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
  42 ; GFX11-NEXT:    s_load_b32 s6, s[6:7], 0x0
  43 ; GFX11-NEXT:    s_load_b32 s2, s[2:3], 0x0
  44 ; GFX11-NEXT:    s_load_b32 s3, s[4:5], 0x0
  45 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
  46 ; GFX11-NEXT:    v_dual_mov_b32 v1, 0 :: v_dual_mov_b32 v0, s6
  47 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
  48 ; GFX11-NEXT:    v_dot2_f32_bf16 v0, s2, s3, v0
  49 ; GFX11-NEXT:    global_store_b32 v1, v0, s[0:1]
  50 ; GFX11-NEXT:    s_nop 0
  51 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  52 ; GFX11-NEXT:    s_endpgm
  53     ptr addrspace(1) %r,
  54     ptr addrspace(1) %a,
  55     ptr addrspace(1) %b,
  56     ptr addrspace(1) %c) {
  57 entry:
  58   %a.val = load <2 x i16>, ptr addrspace(1) %a
  59   %b.val = load <2 x i16>, ptr addrspace(1) %b
  60   %c.val = load float, ptr addrspace(1) %c
  61   %r.val = call float @llvm.amdgcn.fdot2.f32.bf16(<2 x i16> %a.val, <2 x i16> %b.val, float %c.val, i1 0)
  62   store float %r.val, ptr addrspace(1) %r
  63   ret void
  64 }