llvm/test/CodeGen/AMDGPU/llvm.rint.f16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=tahiti -verify-machineinstrs < %s | FileCheck --check-prefixes=SI %s
   3 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=fiji -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck --check-prefixes=GFX89,VI %s
   4 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=gfx900 -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck --check-prefixes=GFX89,GFX9 %s
   5 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=gfx1100 -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck --check-prefixes=GFX11 %s
   6
   7 declare half @llvm.rint.f16(half %a)
   8 declare <2 x half> @llvm.rint.v2f16(<2 x half> %a)
   9
  10 define amdgpu_kernel void @rint_f16(
  11 ; SI-LABEL: rint_f16:
  12 ; SI:       ; %bb.0: ; %entry
  13 ; SI-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
  14 ; SI-NEXT:    s_mov_b32 s7, 0xf000
  15 ; SI-NEXT:    s_mov_b32 s6, -1
  16 ; SI-NEXT:    s_mov_b32 s10, s6
  17 ; SI-NEXT:    s_mov_b32 s11, s7
  18 ; SI-NEXT:    s_waitcnt lgkmcnt(0)
  19 ; SI-NEXT:    s_mov_b32 s8, s2
  20 ; SI-NEXT:    s_mov_b32 s9, s3
  21 ; SI-NEXT:    buffer_load_ushort v0, off, s[8:11], 0
  22 ; SI-NEXT:    s_mov_b32 s4, s0
  23 ; SI-NEXT:    s_mov_b32 s5, s1
  24 ; SI-NEXT:    s_waitcnt vmcnt(0)
  25 ; SI-NEXT:    v_cvt_f32_f16_e32 v0, v0
  26 ; SI-NEXT:    v_rndne_f32_e32 v0, v0
  27 ; SI-NEXT:    v_cvt_f16_f32_e32 v0, v0
  28 ; SI-NEXT:    buffer_store_short v0, off, s[4:7], 0
  29 ; SI-NEXT:    s_endpgm
  30 ;
  31 ; GFX89-LABEL: rint_f16:
  32 ; GFX89:       ; %bb.0: ; %entry
  33 ; GFX89-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x24
  34 ; GFX89-NEXT:    s_mov_b32 s7, 0xf000
  35 ; GFX89-NEXT:    s_mov_b32 s6, -1
  36 ; GFX89-NEXT:    s_mov_b32 s10, s6
  37 ; GFX89-NEXT:    s_mov_b32 s11, s7
  38 ; GFX89-NEXT:    s_waitcnt lgkmcnt(0)
  39 ; GFX89-NEXT:    s_mov_b32 s8, s2
  40 ; GFX89-NEXT:    s_mov_b32 s9, s3
  41 ; GFX89-NEXT:    buffer_load_ushort v0, off, s[8:11], 0
  42 ; GFX89-NEXT:    s_mov_b32 s4, s0
  43 ; GFX89-NEXT:    s_mov_b32 s5, s1
  44 ; GFX89-NEXT:    s_waitcnt vmcnt(0)
  45 ; GFX89-NEXT:    v_rndne_f16_e32 v0, v0
  46 ; GFX89-NEXT:    buffer_store_short v0, off, s[4:7], 0
  47 ; GFX89-NEXT:    s_endpgm
  48 ;
  49 ; GFX11-LABEL: rint_f16:
  50 ; GFX11:       ; %bb.0: ; %entry
  51 ; GFX11-NEXT:    s_load_b128 s[0:3], s[0:1], 0x24
  52 ; GFX11-NEXT:    s_mov_b32 s6, -1
  53 ; GFX11-NEXT:    s_mov_b32 s7, 0x31016000
  54 ; GFX11-NEXT:    s_mov_b32 s10, s6
  55 ; GFX11-NEXT:    s_mov_b32 s11, s7
  56 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
  57 ; GFX11-NEXT:    s_mov_b32 s8, s2
  58 ; GFX11-NEXT:    s_mov_b32 s9, s3
  59 ; GFX11-NEXT:    s_mov_b32 s4, s0
  60 ; GFX11-NEXT:    buffer_load_u16 v0, off, s[8:11], 0
  61 ; GFX11-NEXT:    s_mov_b32 s5, s1
  62 ; GFX11-NEXT:    s_waitcnt vmcnt(0)
  63 ; GFX11-NEXT:    v_rndne_f16_e32 v0, v0
  64 ; GFX11-NEXT:    buffer_store_b16 v0, off, s[4:7], 0
  65 ; GFX11-NEXT:    s_nop 0
  66 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  67 ; GFX11-NEXT:    s_endpgm
  68     ptr addrspace(1) %r,
  69     ptr addrspace(1) %a) {
  70 entry:
  71   %a.val = load half, ptr addrspace(1) %a
  72   %r.val = call half @llvm.rint.f16(half %a.val)
  73   store half %r.val, ptr addrspace(1) %r
  74   ret void
  75 }
  76
  77 ; The original test with manual checks also had these NOT directives:
  78 ; COM: SI-DAG: v_lshlrev_b32_e32 v[[R_F16_HI:[0-9]+]], 16, v[[R_F16_1]]
  79 ; COM: SI-NOT: v_and_b32
  80 ; COM: SI: v_or_b32_e32 v[[R_V2_F16:[0-9]+]], v[[R_F16_0]], v[[R_F16_HI]]
  81 ; COM: VI-DAG: v_rndne_f16_e32 v[[R_F16_0:[0-9]+]], v[[A_V2_F16]]
  82 ; COM: VI-DAG: v_rndne_f16_sdwa v[[R_F16_1:[0-9]+]], v[[A_V2_F16]] dst_sel:WORD_1 dst_unused:UNUSED_PAD src0_sel:WORD_1
  83 ; COM: VI-NOT: v_and_b32
  84 ; COM: VI: v_or_b32_e32 v[[R_V2_F16:[0-9]+]], v[[R_F16_0]], v[[R_F16_1]]
  85 define amdgpu_kernel void @rint_v2f16(
  86 ; SI-LABEL: rint_v2f16:
  87 ; SI:       ; %bb.0: ; %entry
  88 ; SI-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x9
  89 ; SI-NEXT:    s_mov_b32 s7, 0xf000
  90 ; SI-NEXT:    s_mov_b32 s6, -1
  91 ; SI-NEXT:    s_mov_b32 s10, s6
  92 ; SI-NEXT:    s_mov_b32 s11, s7
  93 ; SI-NEXT:    s_waitcnt lgkmcnt(0)
  94 ; SI-NEXT:    s_mov_b32 s8, s2
  95 ; SI-NEXT:    s_mov_b32 s9, s3
  96 ; SI-NEXT:    buffer_load_dword v0, off, s[8:11], 0
  97 ; SI-NEXT:    s_mov_b32 s4, s0
  98 ; SI-NEXT:    s_mov_b32 s5, s1
  99 ; SI-NEXT:    s_waitcnt vmcnt(0)
 100 ; SI-NEXT:    v_lshrrev_b32_e32 v1, 16, v0
 101 ; SI-NEXT:    v_cvt_f32_f16_e32 v1, v1
 102 ; SI-NEXT:    v_cvt_f32_f16_e32 v0, v0
 103 ; SI-NEXT:    v_rndne_f32_e32 v1, v1
 104 ; SI-NEXT:    v_cvt_f16_f32_e32 v1, v1
 105 ; SI-NEXT:    v_rndne_f32_e32 v0, v0
 106 ; SI-NEXT:    v_cvt_f16_f32_e32 v0, v0
 107 ; SI-NEXT:    v_lshlrev_b32_e32 v1, 16, v1
 108 ; SI-NEXT:    v_or_b32_e32 v0, v0, v1
 109 ; SI-NEXT:    buffer_store_dword v0, off, s[4:7], 0
 110 ; SI-NEXT:    s_endpgm
 111 ;
 112 ; VI-LABEL: rint_v2f16:
 113 ; VI:       ; %bb.0: ; %entry
 114 ; VI-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x24
 115 ; VI-NEXT:    s_mov_b32 s7, 0xf000
 116 ; VI-NEXT:    s_mov_b32 s6, -1
 117 ; VI-NEXT:    s_mov_b32 s10, s6
 118 ; VI-NEXT:    s_mov_b32 s11, s7
 119 ; VI-NEXT:    s_waitcnt lgkmcnt(0)
 120 ; VI-NEXT:    s_mov_b32 s8, s2
 121 ; VI-NEXT:    s_mov_b32 s9, s3
 122 ; VI-NEXT:    buffer_load_dword v0, off, s[8:11], 0
 123 ; VI-NEXT:    s_mov_b32 s4, s0
 124 ; VI-NEXT:    s_mov_b32 s5, s1
 125 ; VI-NEXT:    s_waitcnt vmcnt(0)
 126 ; VI-NEXT:    v_rndne_f16_sdwa v1, v0 dst_sel:WORD_1 dst_unused:UNUSED_PAD src0_sel:WORD_1
 127 ; VI-NEXT:    v_rndne_f16_e32 v0, v0
 128 ; VI-NEXT:    v_or_b32_e32 v0, v0, v1
 129 ; VI-NEXT:    buffer_store_dword v0, off, s[4:7], 0
 130 ; VI-NEXT:    s_endpgm
 131 ;
 132 ; GFX9-LABEL: rint_v2f16:
 133 ; GFX9:       ; %bb.0: ; %entry
 134 ; GFX9-NEXT:    s_load_dwordx4 s[0:3], s[0:1], 0x24
 135 ; GFX9-NEXT:    s_mov_b32 s7, 0xf000
 136 ; GFX9-NEXT:    s_mov_b32 s6, -1
 137 ; GFX9-NEXT:    s_mov_b32 s10, s6
 138 ; GFX9-NEXT:    s_mov_b32 s11, s7
 139 ; GFX9-NEXT:    s_waitcnt lgkmcnt(0)
 140 ; GFX9-NEXT:    s_mov_b32 s8, s2
 141 ; GFX9-NEXT:    s_mov_b32 s9, s3
 142 ; GFX9-NEXT:    buffer_load_dword v0, off, s[8:11], 0
 143 ; GFX9-NEXT:    s_mov_b32 s4, s0
 144 ; GFX9-NEXT:    s_mov_b32 s5, s1
 145 ; GFX9-NEXT:    s_waitcnt vmcnt(0)
 146 ; GFX9-NEXT:    v_rndne_f16_e32 v1, v0
 147 ; GFX9-NEXT:    v_rndne_f16_sdwa v0, v0 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1
 148 ; GFX9-NEXT:    v_pack_b32_f16 v0, v1, v0
 149 ; GFX9-NEXT:    buffer_store_dword v0, off, s[4:7], 0
 150 ; GFX9-NEXT:    s_endpgm
 151 ;
 152 ; GFX11-LABEL: rint_v2f16:
 153 ; GFX11:       ; %bb.0: ; %entry
 154 ; GFX11-NEXT:    s_load_b128 s[0:3], s[0:1], 0x24
 155 ; GFX11-NEXT:    s_mov_b32 s6, -1
 156 ; GFX11-NEXT:    s_mov_b32 s7, 0x31016000
 157 ; GFX11-NEXT:    s_mov_b32 s10, s6
 158 ; GFX11-NEXT:    s_mov_b32 s11, s7
 159 ; GFX11-NEXT:    s_waitcnt lgkmcnt(0)
 160 ; GFX11-NEXT:    s_mov_b32 s8, s2
 161 ; GFX11-NEXT:    s_mov_b32 s9, s3
 162 ; GFX11-NEXT:    s_mov_b32 s4, s0
 163 ; GFX11-NEXT:    buffer_load_b32 v0, off, s[8:11], 0
 164 ; GFX11-NEXT:    s_mov_b32 s5, s1
 165 ; GFX11-NEXT:    s_waitcnt vmcnt(0)
 166 ; GFX11-NEXT:    v_lshrrev_b32_e32 v1, 16, v0
 167 ; GFX11-NEXT:    v_rndne_f16_e32 v0, v0
 168 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
 169 ; GFX11-NEXT:    v_rndne_f16_e32 v1, v1
 170 ; GFX11-NEXT:    v_pack_b32_f16 v0, v0, v1
 171 ; GFX11-NEXT:    buffer_store_b32 v0, off, s[4:7], 0
 172 ; GFX11-NEXT:    s_nop 0
 173 ; GFX11-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
 174 ; GFX11-NEXT:    s_endpgm
 175     ptr addrspace(1) %r,
 176     ptr addrspace(1) %a) {
 177 entry:
 178   %a.val = load <2 x half>, ptr addrspace(1) %a
 179   %r.val = call <2 x half> @llvm.rint.v2f16(<2 x half> %a.val)
 180   store <2 x half> %r.val, ptr addrspace(1) %r
 181   ret void
 182 }