llvm/test/CodeGen/AMDGPU/subreg-intervals.mir

   1 # RUN: llc -march=amdgcn -run-pass liveintervals -debug-only=regalloc -verify-machineinstrs -o /dev/null %s 2>&1 | FileCheck %s
   2 # REQUIRES: asserts
   3
   4 # CHECK: INTERVALS
   5 # CHECK: %0
   6 # CHECK-LABEL: Machine code for function test1:
   7
   8 --- |
   9   define amdgpu_kernel void @test1() { ret void }
  10 ...
  11 ---
  12 name: test1
  13 registers:
  14   - { id: 0, class: sreg_64 }
  15 body: |
  16   bb.0:
  17     S_CBRANCH_VCCNZ %bb.1, implicit undef $vcc
  18     S_BRANCH %bb.2
  19
  20   bb.1:
  21     S_NOP 0, implicit-def undef %0.sub0
  22     S_BRANCH %bb.3
  23
  24   bb.2:
  25     S_NOP 0, implicit-def %0
  26     S_BRANCH %bb.3
  27
  28   bb.3:
  29     S_NOP 0
  30     S_NOP 0, implicit %0
  31 ...