llvm/test/CodeGen/ARM/ParallelDSP/self-ref-bug.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -mtriple=thumbv7-unknown-linux-gnueabihf < %s -arm-parallel-dsp -verify -S | FileCheck %s
   3
   4 target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   5
   6 define i32 @test(ptr %b) {
   7 ; CHECK-LABEL: @test(
   8 ; CHECK-NEXT:  entry:
   9 ; CHECK-NEXT:    [[TMP0:%.*]] = load i16, ptr [[B:%.*]], align 2
  10 ; CHECK-NEXT:    [[TMP1:%.*]] = load i32, ptr [[B]], align 2
  11 ; CHECK-NEXT:    [[TMP2:%.*]] = trunc i32 [[TMP1]] to i16
  12 ; CHECK-NEXT:    [[TMP3:%.*]] = sext i16 [[TMP2]] to i32
  13 ; CHECK-NEXT:    [[TMP4:%.*]] = lshr i32 [[TMP1]], 16
  14 ; CHECK-NEXT:    [[TMP5:%.*]] = trunc i32 [[TMP4]] to i16
  15 ; CHECK-NEXT:    [[TMP6:%.*]] = sext i16 [[TMP5]] to i32
  16 ; CHECK-NEXT:    [[CONV:%.*]] = sext i16 [[TMP0]] to i32
  17 ; CHECK-NEXT:    [[ARRAYIDX1:%.*]] = getelementptr inbounds i16, ptr [[B]], i32 3
  18 ; CHECK-NEXT:    [[TMP7:%.*]] = load i16, ptr [[ARRAYIDX1]], align 2
  19 ; CHECK-NEXT:    [[TMP8:%.*]] = load i32, ptr [[ARRAYIDX1]], align 2
  20 ; CHECK-NEXT:    [[TMP9:%.*]] = trunc i32 [[TMP8]] to i16
  21 ; CHECK-NEXT:    [[TMP10:%.*]] = call i32 @llvm.arm.smlad(i32 [[TMP8]], i32 [[TMP1]], i32 0)
  22 ; CHECK-NEXT:    [[TMP11:%.*]] = sext i16 [[TMP9]] to i32
  23 ; CHECK-NEXT:    [[TMP12:%.*]] = lshr i32 [[TMP8]], 16
  24 ; CHECK-NEXT:    [[TMP13:%.*]] = trunc i32 [[TMP12]] to i16
  25 ; CHECK-NEXT:    [[TMP14:%.*]] = sext i16 [[TMP13]] to i32
  26 ; CHECK-NEXT:    [[CONV2:%.*]] = sext i16 [[TMP7]] to i32
  27 ; CHECK-NEXT:    [[MUL:%.*]] = mul nsw i32 [[TMP11]], [[TMP3]]
  28 ; CHECK-NEXT:    [[INCDEC_PTR:%.*]] = getelementptr inbounds i16, ptr [[B]], i32 1
  29 ; CHECK-NEXT:    [[TMP15:%.*]] = load i16, ptr [[INCDEC_PTR]], align 2
  30 ; CHECK-NEXT:    [[CONV4:%.*]] = sext i16 [[TMP15]] to i32
  31 ; CHECK-NEXT:    [[ARRAYIDX5:%.*]] = getelementptr inbounds i16, ptr [[B]], i32 4
  32 ; CHECK-NEXT:    [[TMP16:%.*]] = load i16, ptr [[ARRAYIDX5]], align 2
  33 ; CHECK-NEXT:    [[CONV6:%.*]] = sext i16 [[TMP16]] to i32
  34 ; CHECK-NEXT:    [[MUL7:%.*]] = mul nsw i32 [[TMP14]], [[TMP6]]
  35 ; CHECK-NEXT:    [[ADD9:%.*]] = add nsw i32 [[MUL7]], [[MUL]]
  36 ; CHECK-NEXT:    [[MUL13:%.*]] = mul nsw i32 0, 0
  37 ; CHECK-NEXT:    [[ADD15:%.*]] = add nsw i32 [[MUL13]], [[TMP10]]
  38 ; CHECK-NEXT:    ret i32 [[ADD15]]
  39 ;
  40 entry:
  41   %0 = load i16, ptr %b, align 2
  42   %conv = sext i16 %0 to i32
  43   %arrayidx1 = getelementptr inbounds i16, ptr %b, i32 3
  44   %1 = load i16, ptr %arrayidx1, align 2
  45   %conv2 = sext i16 %1 to i32
  46   %mul = mul nsw i32 %conv2, %conv
  47   %incdec.ptr = getelementptr inbounds i16, ptr %b, i32 1
  48   %2 = load i16, ptr %incdec.ptr, align 2
  49   %conv4 = sext i16 %2 to i32
  50   %arrayidx5 = getelementptr inbounds i16, ptr %b, i32 4
  51   %3 = load i16, ptr %arrayidx5, align 2
  52   %conv6 = sext i16 %3 to i32
  53   %mul7 = mul nsw i32 %conv6, %conv4
  54   %add9 = add nsw i32 %mul7, %mul
  55   %mul13 = mul nsw i32 0, 0
  56   %add15 = add nsw i32 %mul13, %add9
  57   ret i32 %add15
  58 }