llvm/test/CodeGen/Hexagon/autohvx/vector-align-use-in-different-block.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2
   3 ; This used to crash because of calling isSafeToMoveBeforeInBB with source
   4 ; and target in different blocks.
   5 ; Check that this compiles successfully, and that two loads are created
   6 ; (for users in a different block).
   7
   8 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1124:1024:1024-v2048:2048:2048"
   9 target triple = "hexagon"
  10
  11 define dso_local <32 x i32> @f0(i32 %a0, i32 %a1) local_unnamed_addr #0 {
  12 ; CHECK-LABEL: f0:
  13 ; CHECK:     = vmem({{.*}})
  14 ; CHECK:     = vmem({{.*}})
  15 b0:
  16   br label %b1
  17
  18 b1:                                               ; preds = %b0
  19   %v0 = mul nsw i32 -4, %a0
  20   %v1 = getelementptr inbounds i8, ptr null, i32 %v0
  21   %v2 = getelementptr inbounds i8, ptr %v1, i32 -64
  22   %v4 = load <16 x i32>, ptr %v2, align 64
  23   %v5 = getelementptr inbounds i8, ptr %v1, i32 64
  24   %v7 = load <16 x i32>, ptr %v5, align 64
  25   br label %b2
  26
  27 b2:                                               ; preds = %b2, %b1
  28   %v8 = phi <32 x i32> [ poison, %b1 ], [ %v17, %b2 ]
  29   %v9 = phi i32 [ %a1, %b1 ], [ %v18, %b2 ]
  30   %v10 = tail call <16 x i32> @llvm.hexagon.V6.vlalignb(<16 x i32> poison, <16 x i32> %v4, i32 poison)
  31   %v11 = tail call <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32> %v7, <16 x i32> poison, i32 poison)
  32   %v12 = tail call <32 x i32> @llvm.hexagon.V6.vmpyubv(<16 x i32> %v10, <16 x i32> poison)
  33   %v13 = tail call <32 x i32> @llvm.hexagon.V6.vmpyubv(<16 x i32> %v11, <16 x i32> poison)
  34   %v14 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v12)
  35   %v15 = tail call <16 x i32> @llvm.hexagon.V6.hi(<32 x i32> %v13)
  36   %v16 = tail call <32 x i32> @llvm.hexagon.V6.vadduhw(<16 x i32> %v14, <16 x i32> %v15)
  37   %v17 = tail call <32 x i32> @llvm.hexagon.V6.vaddw.dv(<32 x i32> %v8, <32 x i32> %v16)
  38   %v18 = add nsw i32 %v9, -1
  39   %v19 = icmp ugt i32 %v18, 1
  40   br i1 %v19, label %b2, label %b3
  41
  42 b3:                                               ; preds = %b2
  43   %v20 = tail call <32 x i32> @llvm.hexagon.V6.vaddw.dv(<32 x i32> %v17, <32 x i32> %v16)
  44   ret <32 x i32> %v20
  45 }
  46
  47 declare <16 x i32> @llvm.hexagon.V6.hi(<32 x i32>) #1
  48 declare <16 x i32> @llvm.hexagon.V6.vlalignb(<16 x i32>, <16 x i32>, i32) #1
  49 declare <16 x i32> @llvm.hexagon.V6.valignb(<16 x i32>, <16 x i32>, i32) #1
  50 declare <32 x i32> @llvm.hexagon.V6.vmpyubv(<16 x i32>, <16 x i32>) #1
  51 declare <32 x i32> @llvm.hexagon.V6.vaddw.dv(<32 x i32>, <32 x i32>) #1
  52 declare <32 x i32> @llvm.hexagon.V6.vadduhw(<16 x i32>, <16 x i32>) #1
  53
  54 attributes #0 = { "target-features"="+hvx-length64b,+hvxv66,+v66,-long-calls" }
  55 attributes #1 = { nounwind memory(none) }