llvm/test/CodeGen/LoongArch/lsx/intrinsic-fcmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lsx < %s | FileCheck %s
   3
   4 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.caf.s(<4 x float>, <4 x float>)
   5
   6 define <4 x i32> @lsx_vfcmp_caf_s(<4 x float> %va, <4 x float> %vb) nounwind {
   7 ; CHECK-LABEL: lsx_vfcmp_caf_s:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    vfcmp.caf.s $vr0, $vr0, $vr1
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.caf.s(<4 x float> %va, <4 x float> %vb)
  13   ret <4 x i32> %res
  14 }
  15
  16 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.caf.d(<2 x double>, <2 x double>)
  17
  18 define <2 x i64> @lsx_vfcmp_caf_d(<2 x double> %va, <2 x double> %vb) nounwind {
  19 ; CHECK-LABEL: lsx_vfcmp_caf_d:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    vfcmp.caf.d $vr0, $vr0, $vr1
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.caf.d(<2 x double> %va, <2 x double> %vb)
  25   ret <2 x i64> %res
  26 }
  27
  28 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cun.s(<4 x float>, <4 x float>)
  29
  30 define <4 x i32> @lsx_vfcmp_cun_s(<4 x float> %va, <4 x float> %vb) nounwind {
  31 ; CHECK-LABEL: lsx_vfcmp_cun_s:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    vfcmp.cun.s $vr0, $vr0, $vr1
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cun.s(<4 x float> %va, <4 x float> %vb)
  37   ret <4 x i32> %res
  38 }
  39
  40 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cun.d(<2 x double>, <2 x double>)
  41
  42 define <2 x i64> @lsx_vfcmp_cun_d(<2 x double> %va, <2 x double> %vb) nounwind {
  43 ; CHECK-LABEL: lsx_vfcmp_cun_d:
  44 ; CHECK:       # %bb.0: # %entry
  45 ; CHECK-NEXT:    vfcmp.cun.d $vr0, $vr0, $vr1
  46 ; CHECK-NEXT:    ret
  47 entry:
  48   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cun.d(<2 x double> %va, <2 x double> %vb)
  49   ret <2 x i64> %res
  50 }
  51
  52 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.ceq.s(<4 x float>, <4 x float>)
  53
  54 define <4 x i32> @lsx_vfcmp_ceq_s(<4 x float> %va, <4 x float> %vb) nounwind {
  55 ; CHECK-LABEL: lsx_vfcmp_ceq_s:
  56 ; CHECK:       # %bb.0: # %entry
  57 ; CHECK-NEXT:    vfcmp.ceq.s $vr0, $vr0, $vr1
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.ceq.s(<4 x float> %va, <4 x float> %vb)
  61   ret <4 x i32> %res
  62 }
  63
  64 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.ceq.d(<2 x double>, <2 x double>)
  65
  66 define <2 x i64> @lsx_vfcmp_ceq_d(<2 x double> %va, <2 x double> %vb) nounwind {
  67 ; CHECK-LABEL: lsx_vfcmp_ceq_d:
  68 ; CHECK:       # %bb.0: # %entry
  69 ; CHECK-NEXT:    vfcmp.ceq.d $vr0, $vr0, $vr1
  70 ; CHECK-NEXT:    ret
  71 entry:
  72   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.ceq.d(<2 x double> %va, <2 x double> %vb)
  73   ret <2 x i64> %res
  74 }
  75
  76 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cueq.s(<4 x float>, <4 x float>)
  77
  78 define <4 x i32> @lsx_vfcmp_cueq_s(<4 x float> %va, <4 x float> %vb) nounwind {
  79 ; CHECK-LABEL: lsx_vfcmp_cueq_s:
  80 ; CHECK:       # %bb.0: # %entry
  81 ; CHECK-NEXT:    vfcmp.cueq.s $vr0, $vr0, $vr1
  82 ; CHECK-NEXT:    ret
  83 entry:
  84   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cueq.s(<4 x float> %va, <4 x float> %vb)
  85   ret <4 x i32> %res
  86 }
  87
  88 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cueq.d(<2 x double>, <2 x double>)
  89
  90 define <2 x i64> @lsx_vfcmp_cueq_d(<2 x double> %va, <2 x double> %vb) nounwind {
  91 ; CHECK-LABEL: lsx_vfcmp_cueq_d:
  92 ; CHECK:       # %bb.0: # %entry
  93 ; CHECK-NEXT:    vfcmp.cueq.d $vr0, $vr0, $vr1
  94 ; CHECK-NEXT:    ret
  95 entry:
  96   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cueq.d(<2 x double> %va, <2 x double> %vb)
  97   ret <2 x i64> %res
  98 }
  99
 100 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.clt.s(<4 x float>, <4 x float>)
 101
 102 define <4 x i32> @lsx_vfcmp_clt_s(<4 x float> %va, <4 x float> %vb) nounwind {
 103 ; CHECK-LABEL: lsx_vfcmp_clt_s:
 104 ; CHECK:       # %bb.0: # %entry
 105 ; CHECK-NEXT:    vfcmp.clt.s $vr0, $vr0, $vr1
 106 ; CHECK-NEXT:    ret
 107 entry:
 108   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.clt.s(<4 x float> %va, <4 x float> %vb)
 109   ret <4 x i32> %res
 110 }
 111
 112 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.clt.d(<2 x double>, <2 x double>)
 113
 114 define <2 x i64> @lsx_vfcmp_clt_d(<2 x double> %va, <2 x double> %vb) nounwind {
 115 ; CHECK-LABEL: lsx_vfcmp_clt_d:
 116 ; CHECK:       # %bb.0: # %entry
 117 ; CHECK-NEXT:    vfcmp.clt.d $vr0, $vr0, $vr1
 118 ; CHECK-NEXT:    ret
 119 entry:
 120   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.clt.d(<2 x double> %va, <2 x double> %vb)
 121   ret <2 x i64> %res
 122 }
 123
 124 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cult.s(<4 x float>, <4 x float>)
 125
 126 define <4 x i32> @lsx_vfcmp_cult_s(<4 x float> %va, <4 x float> %vb) nounwind {
 127 ; CHECK-LABEL: lsx_vfcmp_cult_s:
 128 ; CHECK:       # %bb.0: # %entry
 129 ; CHECK-NEXT:    vfcmp.cult.s $vr0, $vr0, $vr1
 130 ; CHECK-NEXT:    ret
 131 entry:
 132   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cult.s(<4 x float> %va, <4 x float> %vb)
 133   ret <4 x i32> %res
 134 }
 135
 136 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cult.d(<2 x double>, <2 x double>)
 137
 138 define <2 x i64> @lsx_vfcmp_cult_d(<2 x double> %va, <2 x double> %vb) nounwind {
 139 ; CHECK-LABEL: lsx_vfcmp_cult_d:
 140 ; CHECK:       # %bb.0: # %entry
 141 ; CHECK-NEXT:    vfcmp.cult.d $vr0, $vr0, $vr1
 142 ; CHECK-NEXT:    ret
 143 entry:
 144   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cult.d(<2 x double> %va, <2 x double> %vb)
 145   ret <2 x i64> %res
 146 }
 147
 148 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cle.s(<4 x float>, <4 x float>)
 149
 150 define <4 x i32> @lsx_vfcmp_cle_s(<4 x float> %va, <4 x float> %vb) nounwind {
 151 ; CHECK-LABEL: lsx_vfcmp_cle_s:
 152 ; CHECK:       # %bb.0: # %entry
 153 ; CHECK-NEXT:    vfcmp.cle.s $vr0, $vr0, $vr1
 154 ; CHECK-NEXT:    ret
 155 entry:
 156   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cle.s(<4 x float> %va, <4 x float> %vb)
 157   ret <4 x i32> %res
 158 }
 159
 160 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cle.d(<2 x double>, <2 x double>)
 161
 162 define <2 x i64> @lsx_vfcmp_cle_d(<2 x double> %va, <2 x double> %vb) nounwind {
 163 ; CHECK-LABEL: lsx_vfcmp_cle_d:
 164 ; CHECK:       # %bb.0: # %entry
 165 ; CHECK-NEXT:    vfcmp.cle.d $vr0, $vr0, $vr1
 166 ; CHECK-NEXT:    ret
 167 entry:
 168   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cle.d(<2 x double> %va, <2 x double> %vb)
 169   ret <2 x i64> %res
 170 }
 171
 172 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cule.s(<4 x float>, <4 x float>)
 173
 174 define <4 x i32> @lsx_vfcmp_cule_s(<4 x float> %va, <4 x float> %vb) nounwind {
 175 ; CHECK-LABEL: lsx_vfcmp_cule_s:
 176 ; CHECK:       # %bb.0: # %entry
 177 ; CHECK-NEXT:    vfcmp.cule.s $vr0, $vr0, $vr1
 178 ; CHECK-NEXT:    ret
 179 entry:
 180   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cule.s(<4 x float> %va, <4 x float> %vb)
 181   ret <4 x i32> %res
 182 }
 183
 184 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cule.d(<2 x double>, <2 x double>)
 185
 186 define <2 x i64> @lsx_vfcmp_cule_d(<2 x double> %va, <2 x double> %vb) nounwind {
 187 ; CHECK-LABEL: lsx_vfcmp_cule_d:
 188 ; CHECK:       # %bb.0: # %entry
 189 ; CHECK-NEXT:    vfcmp.cule.d $vr0, $vr0, $vr1
 190 ; CHECK-NEXT:    ret
 191 entry:
 192   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cule.d(<2 x double> %va, <2 x double> %vb)
 193   ret <2 x i64> %res
 194 }
 195
 196 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cne.s(<4 x float>, <4 x float>)
 197
 198 define <4 x i32> @lsx_vfcmp_cne_s(<4 x float> %va, <4 x float> %vb) nounwind {
 199 ; CHECK-LABEL: lsx_vfcmp_cne_s:
 200 ; CHECK:       # %bb.0: # %entry
 201 ; CHECK-NEXT:    vfcmp.cne.s $vr0, $vr0, $vr1
 202 ; CHECK-NEXT:    ret
 203 entry:
 204   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cne.s(<4 x float> %va, <4 x float> %vb)
 205   ret <4 x i32> %res
 206 }
 207
 208 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cne.d(<2 x double>, <2 x double>)
 209
 210 define <2 x i64> @lsx_vfcmp_cne_d(<2 x double> %va, <2 x double> %vb) nounwind {
 211 ; CHECK-LABEL: lsx_vfcmp_cne_d:
 212 ; CHECK:       # %bb.0: # %entry
 213 ; CHECK-NEXT:    vfcmp.cne.d $vr0, $vr0, $vr1
 214 ; CHECK-NEXT:    ret
 215 entry:
 216   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cne.d(<2 x double> %va, <2 x double> %vb)
 217   ret <2 x i64> %res
 218 }
 219
 220 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cor.s(<4 x float>, <4 x float>)
 221
 222 define <4 x i32> @lsx_vfcmp_cor_s(<4 x float> %va, <4 x float> %vb) nounwind {
 223 ; CHECK-LABEL: lsx_vfcmp_cor_s:
 224 ; CHECK:       # %bb.0: # %entry
 225 ; CHECK-NEXT:    vfcmp.cor.s $vr0, $vr0, $vr1
 226 ; CHECK-NEXT:    ret
 227 entry:
 228   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cor.s(<4 x float> %va, <4 x float> %vb)
 229   ret <4 x i32> %res
 230 }
 231
 232 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cor.d(<2 x double>, <2 x double>)
 233
 234 define <2 x i64> @lsx_vfcmp_cor_d(<2 x double> %va, <2 x double> %vb) nounwind {
 235 ; CHECK-LABEL: lsx_vfcmp_cor_d:
 236 ; CHECK:       # %bb.0: # %entry
 237 ; CHECK-NEXT:    vfcmp.cor.d $vr0, $vr0, $vr1
 238 ; CHECK-NEXT:    ret
 239 entry:
 240   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cor.d(<2 x double> %va, <2 x double> %vb)
 241   ret <2 x i64> %res
 242 }
 243
 244 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.cune.s(<4 x float>, <4 x float>)
 245
 246 define <4 x i32> @lsx_vfcmp_cune_s(<4 x float> %va, <4 x float> %vb) nounwind {
 247 ; CHECK-LABEL: lsx_vfcmp_cune_s:
 248 ; CHECK:       # %bb.0: # %entry
 249 ; CHECK-NEXT:    vfcmp.cune.s $vr0, $vr0, $vr1
 250 ; CHECK-NEXT:    ret
 251 entry:
 252   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.cune.s(<4 x float> %va, <4 x float> %vb)
 253   ret <4 x i32> %res
 254 }
 255
 256 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.cune.d(<2 x double>, <2 x double>)
 257
 258 define <2 x i64> @lsx_vfcmp_cune_d(<2 x double> %va, <2 x double> %vb) nounwind {
 259 ; CHECK-LABEL: lsx_vfcmp_cune_d:
 260 ; CHECK:       # %bb.0: # %entry
 261 ; CHECK-NEXT:    vfcmp.cune.d $vr0, $vr0, $vr1
 262 ; CHECK-NEXT:    ret
 263 entry:
 264   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.cune.d(<2 x double> %va, <2 x double> %vb)
 265   ret <2 x i64> %res
 266 }
 267
 268 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.saf.s(<4 x float>, <4 x float>)
 269
 270 define <4 x i32> @lsx_vfcmp_saf_s(<4 x float> %va, <4 x float> %vb) nounwind {
 271 ; CHECK-LABEL: lsx_vfcmp_saf_s:
 272 ; CHECK:       # %bb.0: # %entry
 273 ; CHECK-NEXT:    vfcmp.saf.s $vr0, $vr0, $vr1
 274 ; CHECK-NEXT:    ret
 275 entry:
 276   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.saf.s(<4 x float> %va, <4 x float> %vb)
 277   ret <4 x i32> %res
 278 }
 279
 280 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.saf.d(<2 x double>, <2 x double>)
 281
 282 define <2 x i64> @lsx_vfcmp_saf_d(<2 x double> %va, <2 x double> %vb) nounwind {
 283 ; CHECK-LABEL: lsx_vfcmp_saf_d:
 284 ; CHECK:       # %bb.0: # %entry
 285 ; CHECK-NEXT:    vfcmp.saf.d $vr0, $vr0, $vr1
 286 ; CHECK-NEXT:    ret
 287 entry:
 288   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.saf.d(<2 x double> %va, <2 x double> %vb)
 289   ret <2 x i64> %res
 290 }
 291
 292 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sun.s(<4 x float>, <4 x float>)
 293
 294 define <4 x i32> @lsx_vfcmp_sun_s(<4 x float> %va, <4 x float> %vb) nounwind {
 295 ; CHECK-LABEL: lsx_vfcmp_sun_s:
 296 ; CHECK:       # %bb.0: # %entry
 297 ; CHECK-NEXT:    vfcmp.sun.s $vr0, $vr0, $vr1
 298 ; CHECK-NEXT:    ret
 299 entry:
 300   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sun.s(<4 x float> %va, <4 x float> %vb)
 301   ret <4 x i32> %res
 302 }
 303
 304 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sun.d(<2 x double>, <2 x double>)
 305
 306 define <2 x i64> @lsx_vfcmp_sun_d(<2 x double> %va, <2 x double> %vb) nounwind {
 307 ; CHECK-LABEL: lsx_vfcmp_sun_d:
 308 ; CHECK:       # %bb.0: # %entry
 309 ; CHECK-NEXT:    vfcmp.sun.d $vr0, $vr0, $vr1
 310 ; CHECK-NEXT:    ret
 311 entry:
 312   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sun.d(<2 x double> %va, <2 x double> %vb)
 313   ret <2 x i64> %res
 314 }
 315
 316 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.seq.s(<4 x float>, <4 x float>)
 317
 318 define <4 x i32> @lsx_vfcmp_seq_s(<4 x float> %va, <4 x float> %vb) nounwind {
 319 ; CHECK-LABEL: lsx_vfcmp_seq_s:
 320 ; CHECK:       # %bb.0: # %entry
 321 ; CHECK-NEXT:    vfcmp.seq.s $vr0, $vr0, $vr1
 322 ; CHECK-NEXT:    ret
 323 entry:
 324   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.seq.s(<4 x float> %va, <4 x float> %vb)
 325   ret <4 x i32> %res
 326 }
 327
 328 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.seq.d(<2 x double>, <2 x double>)
 329
 330 define <2 x i64> @lsx_vfcmp_seq_d(<2 x double> %va, <2 x double> %vb) nounwind {
 331 ; CHECK-LABEL: lsx_vfcmp_seq_d:
 332 ; CHECK:       # %bb.0: # %entry
 333 ; CHECK-NEXT:    vfcmp.seq.d $vr0, $vr0, $vr1
 334 ; CHECK-NEXT:    ret
 335 entry:
 336   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.seq.d(<2 x double> %va, <2 x double> %vb)
 337   ret <2 x i64> %res
 338 }
 339
 340 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sueq.s(<4 x float>, <4 x float>)
 341
 342 define <4 x i32> @lsx_vfcmp_sueq_s(<4 x float> %va, <4 x float> %vb) nounwind {
 343 ; CHECK-LABEL: lsx_vfcmp_sueq_s:
 344 ; CHECK:       # %bb.0: # %entry
 345 ; CHECK-NEXT:    vfcmp.sueq.s $vr0, $vr0, $vr1
 346 ; CHECK-NEXT:    ret
 347 entry:
 348   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sueq.s(<4 x float> %va, <4 x float> %vb)
 349   ret <4 x i32> %res
 350 }
 351
 352 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sueq.d(<2 x double>, <2 x double>)
 353
 354 define <2 x i64> @lsx_vfcmp_sueq_d(<2 x double> %va, <2 x double> %vb) nounwind {
 355 ; CHECK-LABEL: lsx_vfcmp_sueq_d:
 356 ; CHECK:       # %bb.0: # %entry
 357 ; CHECK-NEXT:    vfcmp.sueq.d $vr0, $vr0, $vr1
 358 ; CHECK-NEXT:    ret
 359 entry:
 360   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sueq.d(<2 x double> %va, <2 x double> %vb)
 361   ret <2 x i64> %res
 362 }
 363
 364 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.slt.s(<4 x float>, <4 x float>)
 365
 366 define <4 x i32> @lsx_vfcmp_slt_s(<4 x float> %va, <4 x float> %vb) nounwind {
 367 ; CHECK-LABEL: lsx_vfcmp_slt_s:
 368 ; CHECK:       # %bb.0: # %entry
 369 ; CHECK-NEXT:    vfcmp.slt.s $vr0, $vr0, $vr1
 370 ; CHECK-NEXT:    ret
 371 entry:
 372   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.slt.s(<4 x float> %va, <4 x float> %vb)
 373   ret <4 x i32> %res
 374 }
 375
 376 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.slt.d(<2 x double>, <2 x double>)
 377
 378 define <2 x i64> @lsx_vfcmp_slt_d(<2 x double> %va, <2 x double> %vb) nounwind {
 379 ; CHECK-LABEL: lsx_vfcmp_slt_d:
 380 ; CHECK:       # %bb.0: # %entry
 381 ; CHECK-NEXT:    vfcmp.slt.d $vr0, $vr0, $vr1
 382 ; CHECK-NEXT:    ret
 383 entry:
 384   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.slt.d(<2 x double> %va, <2 x double> %vb)
 385   ret <2 x i64> %res
 386 }
 387
 388 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sult.s(<4 x float>, <4 x float>)
 389
 390 define <4 x i32> @lsx_vfcmp_sult_s(<4 x float> %va, <4 x float> %vb) nounwind {
 391 ; CHECK-LABEL: lsx_vfcmp_sult_s:
 392 ; CHECK:       # %bb.0: # %entry
 393 ; CHECK-NEXT:    vfcmp.sult.s $vr0, $vr0, $vr1
 394 ; CHECK-NEXT:    ret
 395 entry:
 396   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sult.s(<4 x float> %va, <4 x float> %vb)
 397   ret <4 x i32> %res
 398 }
 399
 400 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sult.d(<2 x double>, <2 x double>)
 401
 402 define <2 x i64> @lsx_vfcmp_sult_d(<2 x double> %va, <2 x double> %vb) nounwind {
 403 ; CHECK-LABEL: lsx_vfcmp_sult_d:
 404 ; CHECK:       # %bb.0: # %entry
 405 ; CHECK-NEXT:    vfcmp.sult.d $vr0, $vr0, $vr1
 406 ; CHECK-NEXT:    ret
 407 entry:
 408   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sult.d(<2 x double> %va, <2 x double> %vb)
 409   ret <2 x i64> %res
 410 }
 411
 412 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sle.s(<4 x float>, <4 x float>)
 413
 414 define <4 x i32> @lsx_vfcmp_sle_s(<4 x float> %va, <4 x float> %vb) nounwind {
 415 ; CHECK-LABEL: lsx_vfcmp_sle_s:
 416 ; CHECK:       # %bb.0: # %entry
 417 ; CHECK-NEXT:    vfcmp.sle.s $vr0, $vr0, $vr1
 418 ; CHECK-NEXT:    ret
 419 entry:
 420   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sle.s(<4 x float> %va, <4 x float> %vb)
 421   ret <4 x i32> %res
 422 }
 423
 424 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sle.d(<2 x double>, <2 x double>)
 425
 426 define <2 x i64> @lsx_vfcmp_sle_d(<2 x double> %va, <2 x double> %vb) nounwind {
 427 ; CHECK-LABEL: lsx_vfcmp_sle_d:
 428 ; CHECK:       # %bb.0: # %entry
 429 ; CHECK-NEXT:    vfcmp.sle.d $vr0, $vr0, $vr1
 430 ; CHECK-NEXT:    ret
 431 entry:
 432   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sle.d(<2 x double> %va, <2 x double> %vb)
 433   ret <2 x i64> %res
 434 }
 435
 436 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sule.s(<4 x float>, <4 x float>)
 437
 438 define <4 x i32> @lsx_vfcmp_sule_s(<4 x float> %va, <4 x float> %vb) nounwind {
 439 ; CHECK-LABEL: lsx_vfcmp_sule_s:
 440 ; CHECK:       # %bb.0: # %entry
 441 ; CHECK-NEXT:    vfcmp.sule.s $vr0, $vr0, $vr1
 442 ; CHECK-NEXT:    ret
 443 entry:
 444   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sule.s(<4 x float> %va, <4 x float> %vb)
 445   ret <4 x i32> %res
 446 }
 447
 448 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sule.d(<2 x double>, <2 x double>)
 449
 450 define <2 x i64> @lsx_vfcmp_sule_d(<2 x double> %va, <2 x double> %vb) nounwind {
 451 ; CHECK-LABEL: lsx_vfcmp_sule_d:
 452 ; CHECK:       # %bb.0: # %entry
 453 ; CHECK-NEXT:    vfcmp.sule.d $vr0, $vr0, $vr1
 454 ; CHECK-NEXT:    ret
 455 entry:
 456   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sule.d(<2 x double> %va, <2 x double> %vb)
 457   ret <2 x i64> %res
 458 }
 459
 460 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sne.s(<4 x float>, <4 x float>)
 461
 462 define <4 x i32> @lsx_vfcmp_sne_s(<4 x float> %va, <4 x float> %vb) nounwind {
 463 ; CHECK-LABEL: lsx_vfcmp_sne_s:
 464 ; CHECK:       # %bb.0: # %entry
 465 ; CHECK-NEXT:    vfcmp.sne.s $vr0, $vr0, $vr1
 466 ; CHECK-NEXT:    ret
 467 entry:
 468   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sne.s(<4 x float> %va, <4 x float> %vb)
 469   ret <4 x i32> %res
 470 }
 471
 472 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sne.d(<2 x double>, <2 x double>)
 473
 474 define <2 x i64> @lsx_vfcmp_sne_d(<2 x double> %va, <2 x double> %vb) nounwind {
 475 ; CHECK-LABEL: lsx_vfcmp_sne_d:
 476 ; CHECK:       # %bb.0: # %entry
 477 ; CHECK-NEXT:    vfcmp.sne.d $vr0, $vr0, $vr1
 478 ; CHECK-NEXT:    ret
 479 entry:
 480   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sne.d(<2 x double> %va, <2 x double> %vb)
 481   ret <2 x i64> %res
 482 }
 483
 484 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sor.s(<4 x float>, <4 x float>)
 485
 486 define <4 x i32> @lsx_vfcmp_sor_s(<4 x float> %va, <4 x float> %vb) nounwind {
 487 ; CHECK-LABEL: lsx_vfcmp_sor_s:
 488 ; CHECK:       # %bb.0: # %entry
 489 ; CHECK-NEXT:    vfcmp.sor.s $vr0, $vr0, $vr1
 490 ; CHECK-NEXT:    ret
 491 entry:
 492   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sor.s(<4 x float> %va, <4 x float> %vb)
 493   ret <4 x i32> %res
 494 }
 495
 496 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sor.d(<2 x double>, <2 x double>)
 497
 498 define <2 x i64> @lsx_vfcmp_sor_d(<2 x double> %va, <2 x double> %vb) nounwind {
 499 ; CHECK-LABEL: lsx_vfcmp_sor_d:
 500 ; CHECK:       # %bb.0: # %entry
 501 ; CHECK-NEXT:    vfcmp.sor.d $vr0, $vr0, $vr1
 502 ; CHECK-NEXT:    ret
 503 entry:
 504   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sor.d(<2 x double> %va, <2 x double> %vb)
 505   ret <2 x i64> %res
 506 }
 507
 508 declare <4 x i32> @llvm.loongarch.lsx.vfcmp.sune.s(<4 x float>, <4 x float>)
 509
 510 define <4 x i32> @lsx_vfcmp_sune_s(<4 x float> %va, <4 x float> %vb) nounwind {
 511 ; CHECK-LABEL: lsx_vfcmp_sune_s:
 512 ; CHECK:       # %bb.0: # %entry
 513 ; CHECK-NEXT:    vfcmp.sune.s $vr0, $vr0, $vr1
 514 ; CHECK-NEXT:    ret
 515 entry:
 516   %res = call <4 x i32> @llvm.loongarch.lsx.vfcmp.sune.s(<4 x float> %va, <4 x float> %vb)
 517   ret <4 x i32> %res
 518 }
 519
 520 declare <2 x i64> @llvm.loongarch.lsx.vfcmp.sune.d(<2 x double>, <2 x double>)
 521
 522 define <2 x i64> @lsx_vfcmp_sune_d(<2 x double> %va, <2 x double> %vb) nounwind {
 523 ; CHECK-LABEL: lsx_vfcmp_sune_d:
 524 ; CHECK:       # %bb.0: # %entry
 525 ; CHECK-NEXT:    vfcmp.sune.d $vr0, $vr0, $vr1
 526 ; CHECK-NEXT:    ret
 527 entry:
 528   %res = call <2 x i64> @llvm.loongarch.lsx.vfcmp.sune.d(<2 x double> %va, <2 x double> %vb)
 529   ret <2 x i64> %res
 530 }