llvm/test/CodeGen/LoongArch/lsx/intrinsic-sran.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lsx < %s | FileCheck %s
   3
   4 declare <16 x i8> @llvm.loongarch.lsx.vsran.b.h(<8 x i16>, <8 x i16>)
   5
   6 define <16 x i8> @lsx_vsran_b_h(<8 x i16> %va, <8 x i16> %vb) nounwind {
   7 ; CHECK-LABEL: lsx_vsran_b_h:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    vsran.b.h $vr0, $vr0, $vr1
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <16 x i8> @llvm.loongarch.lsx.vsran.b.h(<8 x i16> %va, <8 x i16> %vb)
  13   ret <16 x i8> %res
  14 }
  15
  16 declare <8 x i16> @llvm.loongarch.lsx.vsran.h.w(<4 x i32>, <4 x i32>)
  17
  18 define <8 x i16> @lsx_vsran_h_w(<4 x i32> %va, <4 x i32> %vb) nounwind {
  19 ; CHECK-LABEL: lsx_vsran_h_w:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    vsran.h.w $vr0, $vr0, $vr1
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <8 x i16> @llvm.loongarch.lsx.vsran.h.w(<4 x i32> %va, <4 x i32> %vb)
  25   ret <8 x i16> %res
  26 }
  27
  28 declare <4 x i32> @llvm.loongarch.lsx.vsran.w.d(<2 x i64>, <2 x i64>)
  29
  30 define <4 x i32> @lsx_vsran_w_d(<2 x i64> %va, <2 x i64> %vb) nounwind {
  31 ; CHECK-LABEL: lsx_vsran_w_d:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    vsran.w.d $vr0, $vr0, $vr1
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <4 x i32> @llvm.loongarch.lsx.vsran.w.d(<2 x i64> %va, <2 x i64> %vb)
  37   ret <4 x i32> %res
  38 }