llvm/test/CodeGen/Mips/GlobalISel/instruction-select/store_4_unaligned.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -O0 -mtriple=mipsel-linux-gnu -run-pass=instruction-select -verify-machineinstrs %s -o - | FileCheck %s -check-prefixes=MIPS32
   3 --- |
   4
   5   @float_align1 = common global float 0.000000e+00, align 1
   6   @float_align4 = common global float 0.000000e+00, align 4
   7   @i32_align8 = common global i32 0, align 8
   8
   9   define void @store_float_align1(float %a) {
  10   entry:
  11     store float %a, ptr @float_align1, align 1
  12     ret void
  13   }
  14
  15   define void @store_float_align4(float %a) {
  16   entry:
  17     store float %a, ptr @float_align4, align 4
  18     ret void
  19   }
  20
  21   define void @store_i32_align8(i32 signext %a) {
  22   entry:
  23     store i32 %a, ptr @i32_align8, align 8
  24     ret void
  25   }
  26
  27 ...
  28 ---
  29 name:            store_float_align1
  30 alignment:       4
  31 legalized:       true
  32 regBankSelected: true
  33 tracksRegLiveness: true
  34 body:             |
  35   bb.1.entry:
  36     liveins: $f12
  37
  38     ; MIPS32-LABEL: name: store_float_align1
  39     ; MIPS32: liveins: $f12
  40     ; MIPS32: [[COPY:%[0-9]+]]:fgr32 = COPY $f12
  41     ; MIPS32: [[LUi:%[0-9]+]]:gpr32 = LUi target-flags(mips-abs-hi) @float_align1
  42     ; MIPS32: [[ADDiu:%[0-9]+]]:gpr32 = ADDiu [[LUi]], target-flags(mips-abs-lo) @float_align1
  43     ; MIPS32: [[COPY1:%[0-9]+]]:gpr32 = COPY [[COPY]]
  44     ; MIPS32: SWL [[COPY1]], [[ADDiu]], 3 :: (store (s32) into @float_align1, align 1)
  45     ; MIPS32: SWR [[COPY1]], [[ADDiu]], 0 :: (store (s32) into @float_align1, align 1)
  46     ; MIPS32: RetRA
  47     %0:fprb(s32) = COPY $f12
  48     %1:gprb(p0) = G_GLOBAL_VALUE @float_align1
  49     %2:gprb(s32) = COPY %0(s32)
  50     G_STORE %2(s32), %1(p0) :: (store (s32) into @float_align1, align 1)
  51     RetRA
  52
  53 ...
  54 ---
  55 name:            store_float_align4
  56 alignment:       4
  57 legalized:       true
  58 regBankSelected: true
  59 tracksRegLiveness: true
  60 body:             |
  61   bb.1.entry:
  62     liveins: $f12
  63
  64     ; MIPS32-LABEL: name: store_float_align4
  65     ; MIPS32: liveins: $f12
  66     ; MIPS32: [[COPY:%[0-9]+]]:fgr32 = COPY $f12
  67     ; MIPS32: [[LUi:%[0-9]+]]:gpr32 = LUi target-flags(mips-abs-hi) @float_align4
  68     ; MIPS32: [[ADDiu:%[0-9]+]]:gpr32 = ADDiu [[LUi]], target-flags(mips-abs-lo) @float_align4
  69     ; MIPS32: SWC1 [[COPY]], [[ADDiu]], 0 :: (store (s32) into @float_align4)
  70     ; MIPS32: RetRA
  71     %0:fprb(s32) = COPY $f12
  72     %1:gprb(p0) = G_GLOBAL_VALUE @float_align4
  73     G_STORE %0(s32), %1(p0) :: (store (s32) into @float_align4)
  74     RetRA
  75
  76 ...
  77 ---
  78 name:            store_i32_align8
  79 alignment:       4
  80 legalized:       true
  81 regBankSelected: true
  82 tracksRegLiveness: true
  83 body:             |
  84   bb.1.entry:
  85     liveins: $a0
  86
  87     ; MIPS32-LABEL: name: store_i32_align8
  88     ; MIPS32: liveins: $a0
  89     ; MIPS32: [[COPY:%[0-9]+]]:gpr32 = COPY $a0
  90     ; MIPS32: [[LUi:%[0-9]+]]:gpr32 = LUi target-flags(mips-abs-hi) @i32_align8
  91     ; MIPS32: [[ADDiu:%[0-9]+]]:gpr32 = ADDiu [[LUi]], target-flags(mips-abs-lo) @i32_align8
  92     ; MIPS32: SW [[COPY]], [[ADDiu]], 0 :: (store (s32) into @i32_align8, align 8)
  93     ; MIPS32: RetRA
  94     %0:gprb(s32) = COPY $a0
  95     %1:gprb(p0) = G_GLOBAL_VALUE @i32_align8
  96     G_STORE %0(s32), %1(p0) :: (store (s32) into @i32_align8, align 8)
  97     RetRA
  98
  99 ...